JPS6031319A - パルス性雑音の低減装置 - Google Patents

パルス性雑音の低減装置

Info

Publication number
JPS6031319A
JPS6031319A JP14024183A JP14024183A JPS6031319A JP S6031319 A JPS6031319 A JP S6031319A JP 14024183 A JP14024183 A JP 14024183A JP 14024183 A JP14024183 A JP 14024183A JP S6031319 A JPS6031319 A JP S6031319A
Authority
JP
Japan
Prior art keywords
signal
noise
circuit
capacitor
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14024183A
Other languages
English (en)
Other versions
JPS6325542B2 (ja
Inventor
Yukinobu Ishigaki
石垣 行信
Kazutoshi Hirohashi
広橋 一俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Nippon Victor KK
Original Assignee
Victor Company of Japan Ltd
Nippon Victor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Victor KK filed Critical Victor Company of Japan Ltd
Priority to JP14024183A priority Critical patent/JPS6031319A/ja
Priority to US06/635,352 priority patent/US4539527A/en
Priority to EP84109015A priority patent/EP0135081B1/en
Priority to DE8484109015T priority patent/DE3481245D1/de
Publication of JPS6031319A publication Critical patent/JPS6031319A/ja
Publication of JPS6325542B2 publication Critical patent/JPS6325542B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、オーディオ機器、ラジオ受信機、テレビジョ
ン受像機、ビデオ・テープ・レコーダ、ビデオ・ディス
ク争プレーヤなどにおけるオーデイオ信号系へ外部から
混入したパルス性雑音の低減が、聴感的に良好に行なわ
れうるようにしたパルス性雑音の低減装置に関するもの
である。
(従来技術) オーディオ信号系を有する電気機器あるいは電子機器な
どの各種のM&器のオーディオ信号系に対して、パルス
性の雑音、例えば、自動車のイグニッション雑音あるい
lよ他の電気機器で発生したパルス性雑音が混入すると
、オーディオ信号の品質が劣化してしまうことは周知の
とおりである。
そして、従来、前記したパルス性雑音の混入によって生
じるオーディオ機器の品質の劣化を低減させる手段とし
ては、(イ)パルス性雑音の生じている期間における信
号伝送系の利得を低下させたり、あるいは信号伝送系を
遮断(利得をゼロまで低下させる・・・・・・スケルチ
回路の採用)して、パルス性雑音の低減を図かろうとす
る方法、(ロ)パルス性雑音の期間における信号の信号
レベルをパルス性雑音の期間の直前の信号レベルに保持
して、パルス性雑音の低減を図かろうとする方法、など
が最も一般的な雑音の低減手段として実用されて来てい
るが、これらの(イ)、(ロ)の手段ではパルス性雑音
の期間中に信号が欠落するという欠点があり、また、前
記した(イ)、(ロ)の手段の適用によっても、雑音の
低減効果が充分に得られないということが問題となって
いた。
ところで、雑音の期間に生じる信号の欠落を補間するの
に、アナログ信号をデジタル信号に変換した後に、信号
の欠落部分と対応する補正信号を線形予測法の適用によ
って作り、その補正信号により雑音の期間の信号の補間
を行なうようにすることも、一部のディジタル機器など
で採用されてはいるが、それの実施に当っては、複雑高
価な回路の使用が必要とされるために、このような解決
手段は一般的なオーディオ機器には応用されていない。
さて、上記のように、信号中に混入しているパルス性雑
音の低減を行なった場合に、パルス性雑音の存在期間と
対応して信号の欠落が生じるのでは、パルス性雑音の低
減によっても良好な品質のオーディオ信号が得られない
ということが問題となり、また、前記した問題点の解決
のための信号の欠落部分の補間に際して、複雑で高価な
回路の使用が必要とされるということは、一般的なオー
ディオ機器に対する適用が困難であるということが問題
となる。
本出願人会社では上記の従来の問題点を解決するために
、先に微分回路と、サンプルボールド回路、及び入力オ
ーディオ信号中のパルス性雑音が生じている期間におけ
る希望信号の傾斜情報を有する(6号や制御信号が供給
されることによって、入力オーディオ信号中のパルス性
雑音の除去動イvと、パルス性雑音が生じている期間に
おける希盟信号に対する直線補間動作とが行なわれつる
ように構成された信号補正回路などよりなる簡単な回路
構成のアナログ回路によって、パルス性雑音の生じてい
る期間における信号の欠落部分が補間できるような補正
信号を作り出し、それにより品質の良好なオーディオ信
号が得られるようにしたパルス性雑音の低減装置を提案
した。
−第1図は前記した既提案のパルス性雑音の低減装置の
ブロック図であって、この第1図において、■はパルス
性雑音が混入されている入力オーディオ信号S1の入力
端子、2は遅延回路、C8Gはパルス性雑音検出回路1
5とパルス整形回路16とによって構成されている制御
信号発生回路であって、この制御信号発生回路C8Gか
らは、入力オーディオ信号S1に混入されているパルス
性雑音の存在する期間と対応するパルス巾の制御信号S
2が発生される。
前記した制御信号発生回路C8Gから発生される制御信
号S2は、入力オーディオ信号中に混入され′Cいるパ
ルス性雑音の時間軸上の位置と正しく対応していること
が必要とされるが、制御信号発生回路C3Gにおいて、
入力オーディオ信号中に混入されているパルス性雑音を
検出し、それに応じて前記のパルス性雑音の存在する期
間と対応するパルス巾の制御信号S2が発生されるまで
には、使用されるパルス性雑音の検出回路15の動作特
性に応じて定まる所定の時間遅れが生じているから、入
力オーディオ信号中に混入されているパルス性雑音と、
そのパルス性雑音と対応して発生された制御信号とめ間
の時間差に略々等しい遅延時間を有する遅延回路2によ
り入力端子1に供給された入力オーディオ信号を遅延さ
せて、前記した制御信号S2によって行なわれるべき各
種の信号処理が、入力オーディオ信号におけるパルス性
雑音の存在位置で正しく行なわれるようにする。
第2図のa で示す入力オーディオ信号S1は。
遅延回路2によって所要の時間遅延が与えられた情報の
入力オーディオ信号S1であり、第2図のaで示されて
いる入力オーディオ信号S1に混入されているパルス性
雑音の存在位置と、第2図のbで示されている制御信号
S2の時間軸上の位置とは正しく一致している。
なお、第2図では入力オーディオ信号に対して、時刻t
1→時刻t2、時刻t3→時刻t4、時刻t5→時刻t
6の各期間にパルス性雑音Nl、N、2.N3が′混入
しているものとして例示されている。
第1図において、3は低出力インピーダンス特性を有す
る増幅器、4は前記した制御信号S2によってオン、オ
フ動作を行なうスイッチ、5は直線補間動作を行なうた
めの補正電圧を蓄えるのに用いられるコンデンサ、6は
高入力インピーダンス特性を有する増幅器であり、また
、コンデンサ7ど抵抗8及び増幅器9などは信号予測の
ために用いられる微分回路を構成し、さらにIOは前記
した制御信号S2によってオン、オフ動作を行なうスイ
ッチ、11は電荷蓄積用コンデンサ、12は増幅器、1
3は電圧電流変換回路である。
前記した第1図示の既提案のパルス性雑音の抵減装置に
おいて、遅延回路2から出力された入力オーディオ信号
は、増幅器3を介してスイッチ4に供給される。前記の
り、イッチ4は、パルス性雑音Nl、N2.N3が生じ
ている期間に発生される制御信号S2によってオフの状
態になされる。
したがって、スイッチ4の出力側に接続されているコン
デンサ5には、前記した各雑音Nl、N2゜N3の直前
の信号電圧が瞬時に保持される。一方、前記したコンデ
ンサ5には希望信号の傾斜情報を有する信号S5(第2
図のe)が、前記したスイッチ4がオフとなされたとき
に供給されるので、出力端子14には第2図のCに示す
ような信号S3、すなわち、入力オーディオ信号S1に
おけるパルス性雑音が除去された状態の出力信号S3が
送出される。
前記の出力信号S3は、前記のように出力端子14に送
出されるのと同時に、コンデンサ7と、抵抗8と、増幅
器9とによって構成されている微分回路にも供給されて
いるから、前記の増幅器9からは、前記した出力信号S
3が微分された状態の微分信号S4が出力される。
前記した微分信号S4は、原(3号(希望信号)や前記
した出力信号83などに対して90度の位相差を示して
いるとともに、前記の信号S3中において直線補間され
ている信号区間(原(0号においてパルス性雑音が存在
していた期間)における一定の傾斜を示す信号部分と対
応して一定の信号レベルを示す信号区間が生じているよ
うなものとされている。
そして、微分信号S4における前記した一定の信号レベ
ルを示す信号区間の信号レベルは、原信号におりる傾斜
の向きに応じて正の信号レベルとなったり、あるいは負
の信号レベルとなったり、というように、原信号の傾斜
の向きによって極性を異にし、また、原信号にお番プる
傾斜の程度に応じて、前記した微分信号S4中における
一定の(8号レベルを示す信号区間の信号レベルとゼロ
レベルとの隔たりの大きさが変化しでいるものとなって
いる。
前記した微分信号S4は、スイッチ10、コンデンサ1
工、増幅器12などで構成されているホールド回路に供
給されるが、スイッチ10はスイッチ4と同じように、
パルスt′!、雑音Nl、N2.N3が発生している期
間(時刻t1→時刻t2.時刻t3→時刻t4゜時刻t
5→時刻t6)に生じる制御信号S2によってオフの状
態になされるので、前記したホールド回路ではパルス性
雑音Nl、N2.N3が発生している期間(時刻t1→
時刻t2.時刻t3→時刻t4.時刻E5→時刻t6)
にわたり、それらの期間の開始の直前における信号の大
きさを保持して出力するから、ホールド回路の増幅器1
2の出力信号は第2回のCに示すような信号S5となる
が、この信号S5は装置が定常状態で動作しているとき
は、前記した信号S4と略々同一である。そして、前記
のホールド回路は、装置が定常状態での動作に入るまで
の間における動作のために不可欠なものである。
前記のホールド回路から出力された信号S5は。
既述した微分信号S4における一定の信号レベルを示し
゛(いる信号区間と対応する一定の信号レベルを示す信
号区間を備えており、既述のように、前記した微分信号
S4における一定の信号レベルを示している信号区間は
、原信号(希望(i号)の傾斜情報を示すものであるか
ら、ホールド回路からの出力信号S5も、前記した一定
の信号レベルを示す信号区間によって、希望信号の傾斜
情報を含んでいるものとなっている。
ボールド回路から出力された信号S5.すなわち、希望
信号の傾斜情報を有しでいる信号S5は。
電圧電流変換回路13を介して、既述したコンデンサ5
に蓄えられる。
電圧電流変換回路13としては、例えば第3図に示され
ているような構成のものが使用できる。すなわち、第3
図において、Aは反転増幅器、R1−R6は抵抗、Ql
はPNPトランジスタ、Q2はNPN I〜ランジスタ
であって、この回路の出力信号は1−ランジスタQ1の
コレクタとトランジスタQ2のコレクタとの接続点から
取出しているから、この回路は高出力インピーダンス特
性を有している。
ところで、既述したように増幅器3は出力イン゛ピーダ
ンスが非常に低く、また、前記した増幅器6は入力イン
ピーダンスが非常に高いから、電圧電流変換回路13よ
りコンデンサ5には、スイッチ4がオフの状態のときだ
けに電流が流れ込むことになる。
前記したコンデンサ5における充放電動作は、ホールド
回路におけるコンデンサ11に蓄えられている電圧が正
のときには、コンデンサ5に対して正方向に直線的に電
流が流れ込み、また、ホールド回路におけるコンデンサ
11に蓄えられている電圧が負のときには、コンデンサ
5から負方向に直線的に電流が放出される、というよう
な動作態様での充放電動作を行なう。そして、前記のコ
ンデンサ5における充電及び放電の傾斜は、前記したコ
ンデンサ11におけるホールド電圧の大きさに比例する
6 前記した動作は、入力オーディオ信号Slと微分出力信
号S4との間に90t′の位相差が保たれていることと
、希望信号の周期に対して雑音期間が極めて短い場合に
は正しく行なわれ得るのであり、ぞの場合における充放
電動作波形は第2図のfの実線で示されるものとなり、
結果的に第2図のCに示されているように直線補間の行
なわ4した状態の出カイ目号S3が出力端子14に送出
されることになる。
(5@明の解決しようとする問題点) 第1図乃至3図を参照して説明した既提案のパルス性雑
音の低減装置は、スイッチ回路が2回路ですむなど、回
路構成が比較的に簡単であり、安価な装置を提供するの
に有効なものであるが、このような装置の大幅な普及を
考えると、さらに回路配置が簡単で安価な装置が要望さ
れたが、本発明はそのような要望に応えるためになされ
たのである。
(問題点を解決するための手段) 本発明は、パルス性雑音を含む入力オーデオ信号中のパ
ルス性雑音を検出し、前記のパルス性雑音が生じている
期間と対応するパルス巾を有する制御信号を発生させる
手段と、入力オーディオ信号中のパルス性雑音と対応し
て前記した制御信号の発生手段で発生された制御信号と
、その制御信号と対応するパルス性雑音との間の時間差
に略々等しい遅延時間を有する遅延回路によって、パル
ス性雑音を含む入力オーディオ信号を遅延させる手段と
、前記した制御信号が動作のためのタイミング信号とし
て供給されるとともに、入力オーディオ信号中のパルス
性雑音が生じている期間における希望信号の傾斜情報を
有する信号が供給されることにより、パルス性雑音の生
じている期間における希望信号に対する直線補間動作を
行ないうるように構成された直線補間回路とを備えてな
る雑音低減装置であって、前記した直線補間回路として
、前記した制御信号によりパルス性雑音が生じている期
間中の信号伝送を遮断させるスイッチ回路と、前記した
スイッチ回路の出力側と同相増幅器の入力側との間の信
号伝送路と接地との間に設けた第1のコンデンサと、前
記した同相増幅器の出力側と前記した同相増幅器の入力
側との間に設けた第2のコンデンサと抵抗との直列回路
とによって構成されたものを用いてなるパルス性雑音の
低減装置を提供するものである。
(実施例) 以下、添付図面を参照しながら本発明のパルス性雑音の
低減装置の具体的内容について詳細に説明する。第4図
は本発明のパルス性雑音の低減装置の一実施態様のブロ
ック図であり、また、第5図は本発明のパルス性雑音の
低減装置の動作説明用の波形図、第6図は本発明のパル
ス性雑音の低減装置の直線補間動作を説明するための回
路図である。
第4図に示されている本発明のパルス性雑音の低減装置
の一実施例のブロック図において、】7はパルス性雑音
が混入されている入力オーディオ信号Sa(第5図のa
)の入力端子、18は遅延回路、C8Gはパルス性雑音
検出回路2Gとパルス整形回路27とによって構成され
ている制御信号発生回路であって、この制御信号発生回
路C8Gからは、入力オーディオ信号Saに混入されて
いるパルス性雑音の存在する期間と対応するパルス中の
制御信号Sb(第5図のb)が発生される。
前記した制御信号発生回路C3Gから発生される制御信
号sbは、入力オーディオ信号Sa中に混入されている
パルス性雑音Nl、N2.N3の時間軸上の位置と正し
く対応していることが必要とされるが、制御信号発生回
路CS Gにおいて、入力オーディオ信号Sa中に混入
されているパルス性雑音Nl、N2.N3を検出し、そ
れに応じて前記のパルス性雑音の存在するm時刻t1→
時刻t2、時刻t3→時刻t4、時刻t5→時刻π%れ
ぞれ対応するパルス中の制御信号Sbが発生さJするま
でには、使用されるパルス性雑音の検出回路26の動作
特性に応じて定まる所定の時間遅れが生じているから、
入力オーディオ信号Sa中に混入されているパルス性雑
音Nl、N2.N3と、そのパルス性雑音N 1. 、
 N 2 、 N 3と対応し7て発生された制御信号
Sbとの間の時nv差に酩々等しい遅延時間を有する遅
延回路18により入力端子17に供給さ肛た入力オーデ
ィオ信号SaをJ?rfさせて、前記した制御信号sb
によって行なわれるべき8種の信号処理が、入力オーデ
ィオ信号Saにむけるパルス性雑音N1.N2.N3の
存在位置で正しり?テなわ九ろようにする。
m5図のa に示す入力オーデーr才信号S8 は、遅
延回路18によって所要の時間;7延が与えら41.へ
入力オーディオ信号Saであり、第5図の1で示されて
いる入カオーデ47t (n ”18 tIL−i尾大
されているパルス性や((音Nl、N2.TCIの存在
位置と、第5図のちで示されている制御信号Sbの時間
軸上の位置とは正しクー・致l、でいる、 なお、第5回では入力オーディオ信号Saに対して、時
刻t1→時刻t2.時刻t3→時刻t4、時刻t5→時
刻t6の各期間にパルス性雑音N l、 N 2゜N3
が混入しているものとして例示されていることは既述の
とおりである。
第4図において、19は低出力・rンビーダンス特性を
有する増幅器、20は前記した制御イ目号sbによって
オン、オフ動作を行なうスイッチ、24は直線補間動作
を行なうための補正電圧を蓄えるのに用いらI+、るコ
ンデンサ、21は利得Gを有する非反転増幅器(同相増
幅器)であり、前記した直線補間動作を行なうための補
正電圧を蓄えるのに用いられるコンデンサ24は、前記
のスイッチ20の出力側と非反転増幅器(同相増幅器)
210入力側との間の信号伝送路と接地との1口に接続
されており、また。
前記した非反転増幅器(同相増幅器)21の出力側と入
力側との間には、抵抗22とコンデンサ23との直列接
続回路による帰還回路が設けられている。
前記したスイッチ20は入力オーディオ信号Saにおけ
るパルス性雑音Nl、N2.N3の存在位置と対応する
期間には、制御信号発生回路C8G”+1”発生された
制御信号sbによってオフの状態となされ、また、前記
したスイッチ20は入力オーディオ信号Saにパルス性
雑音Nl、N2.N3が存在していない期間中にはオン
の状態になさ]しる。
そして、増幅器19の出力インピーダンスが極めて低い
ので、前記のようにスイッチ20がオンの状態になされ
た場合におけるコンデンサ24の端子電圧は、入力オー
ディオ信号Saの電圧に等しいものになるが、この電圧
は非反転増幅器(同相増幅器)21を介して出力端子2
5に出力されるわすなわち、前記のようにスイッチ20
がオンの状態になされている場合には、非反転増幅器(
同相増幅器) 21の入力側がスイッチ20を介して、
極めて低い出力インピーダンスを有する増幅器19の出
力側に接続されているから、非反転増幅W(同相増幅器
)21の出力側と入力側との間に接続されている抵抗2
2とコンデンサ23との直列接続回路からなる帰還回路
は、帰還回路としての動作を停止しており、したがって
、前記のように非反転増幅器(同相増幅器)21の入力
側に接続されているコンデンサ24の端子電圧は、非反
転増In(同相増幅器)21を介して出力端−子25に
出力されるのである。
次に、入カオーデ・rオ信叶Saに才昌プるパルス性雑
音Nl、N2.N3の存在位置と対応する期間に。
制御信号発生回路C8G で発生された制御信号sbに
よってスイッチ20がオフの状態になされると、コンデ
ンサ24にはスイッチ20がオフとなされる直前におけ
る入力オーディオ信号Saの電圧が蓄えられる。
前記したコンデンサ24に蓄えr)れた端子電圧は、利
得Gの非反転増幅器(同相増幅器)21により増幅され
て出力されるのと同時に、抵抗22とコンデンサ23と
の直列接続回路からなる帰還回路を介して非反転増幅器
(同相増幅器)2】の入力側に帰還される。そして、前
記した帰還回路による帰還動作によって、非反転増幅器
(同相増幅器)21の出力電圧はコンデンサ23とコン
デンサ24とによって分圧されてコンデンサ24に蓄え
られるのであり、前記の帰還動作は雑音期間に繰返えし
て行なわれるが、前記したコンデンサ23と抵抗22と
は、数式による後述の解析結果から明らかとなるように
微分帰還回路として機能しているので、入力オーディオ
信号Sa中に雑音が存在している期間においてオフ状態
になされるスイッチ20の出力側と、出力端子25との
間の回路は、第1図を参照して説明した既提案のパルス
性雑音の低減装置における微づ)回路と同様の働きを行
ない、それにより第4図示の本発明のパルス性雑音の低
減装置における非反転増幅器(同相増幅器)21の出力
信号は、第5図のCに示されている信号S6のように、
入力オーディオ信号Sa中の雑音の存在期間が、直線補
間された状態の信号Scとして出力端子25に送出され
るのである。
次に、既述した第4図示の本発明のパルス性9[(音の
低減装置において直線補間動作を行なう回路部分と対応
する回路部分の回路図を示す第6図のa、及び、前記し
た第6図の8におけるスイッチSWがオフの状態のとき
における周波¥!領域表示による回路図を示す第6図の
bなどを参照して。
入力オーディオ信号Sa中に雑音が生じている期間にオ
フの状態となされているスーrツチ20の出力側と出力
端子25との間の回路で、入力オーディオ信号S aの
雑音の存在期間に行なわれる前記した直線補間動作の詳
細について数式を用いで説明することにする。
まず、第6図のaに示されている回路配置における各構
成部分と、既述した第4図示の回路量げにおける各4M
成部分との対応関係を明らかにすると、前記した両図に
示されている各構成部分において、増幅器Al(第6図
のa)と増幅器19(第4図り、スイッチSW(第6図
のa)とスイッチ20(第4図)、Jl“反転増幅器(
同相WI幅器)A2(第6図のa 、 b )と非反転
増幅器(同相増幅器)2](ffs4図)。
コンデンサC1(第6図の8)とコンデンサ23(第4
図)、コンデンサC2(第6回の8)とコンデ〕/す2
4(第4図)、抵抗R(第6図のa)と抵抗22(第4
図)とが、それぞれ対応しているt)のとかっている。
既述のように入力オーディオ信号Saに雑音が存在して
いない状態においては、第6図のaにおけるスイッチS
Wがオンの状態になされていて、入力信号Vは増幅器A
lとスイッチSwを介して非反転増幅器(同相増幅器)
A2の入力側に加えられているが、前記のスイッチSW
は入力オーディオ信号Saに雑音が生じる直前の時刻に
既述したようにオフの状態になされる。
今、前記したスイッチSwがオフの状態になされる直前
におけるコンデンサC1,C2の端子電圧をそれぞれe
 10. e 20として、スイッチS ’IVがオフ
になされたときの出力信号Vo(s )をめると、出力
信号Vo(s )は次の(1)式のように一゛・2わさ
れるものとなる。
そして、抵抗R1を流れる電流I (s)は、として表
わすことができる。
したがって、入力4n号Vi(s )は、次の(3)式
%式% (3) 今、非反転増幅器(同相増幅器)A2の利得をGとする
と、出力信号Vo(s)は、 Vo(s) −Gvi(s) −−(4)(4)式で示
されるものとなるから、前記した(3)。
(4)式より出力信号Vo(s)は次の(5)式で示さ
れるものとなる。
C2=(G −1)CI ・・・・・・・・・・・・(
6)(6)式のように選ぶと、出力信号Vo(s)は、
’I’ 1 = Ci・Rとおいて次の(7)式で示さ
れるものになる。
前記したスイッチSWがオフになる直前の時刻をtlと
すると、信号電圧はV(tl)となるからコンデンサC
I、C2の端子電圧e 10. e 20は1次の(8
)式で示されるものとなる。
前記の(7)式に(8)式を代入すると、前記した出力
イa号Vo(s )は、次の(9)式で示されるものと
なり、また、(9)式を逆ラプラス変換すると(10)
式で示されるものとなる。
Vo(t) =G (V(jl)+V’(tl)(t−
tl)l ・−−(10)前記した(10)式は、テー
ラ−級数の2次微分項以下を省略した形となっているか
ら、第4図示の本発明のパルス性雑音の低減装置におけ
る直線補間回路は、第4図中の非反転増幅器(同相増幅
器)21(第6図のa、bに示されている非反転増幅器
(同相増幅器)A2に対応している)の利得をGとした
ときに、コンデンサ24(第6図のaに示されているコ
ンデンサC2に対応している)の静電容量値C2を、コ
ンデンサ23(第6図のaに示されているコンデンサC
1に対応している)の静電容量値CIの(G−t)倍の
値、すなわち、コンデンサ24の静電容量イ1ζC2が
、前記した(6)式で示される関係C2=CG−1)C
I を満たすときに、直線補間の傾斜がV’(tl、)
、すなわち、1次微分電圧で与えられるような直線補間
動作を行なうことが判かる。
(効 果) 以」−1詳相に説明したところから明らかなように、本
発明のパルス性雑音の低減装置は、パルス性雑音の混入
し5た期間に、単に伝送系の利得の減衰を行なうように
したり、あるいは、パルス性剋(音の期間中の信−号レ
ベルな、パルス訃雑音の直前の信号レベルに優待するよ
うにしたりして、パルス性雑音の低減!i−図かるよう
番τしl;二既述した従来法によるパルス性雑音の低減
装置と番よ異なり、パルス性雑音の期間で生じる信号の
欠落の補間も行なわれるために、聴感的に不自然さを起
こすこともなくパルス性雑音の低減を効果的に行なう二
とが可能であり、また、第1図乃至第3「りを参照して
説明した本出願人会社の既提案のパルス性雑音の低減装
置に比べて、パルス性雑音の低減装置で必要とされる所
要の直線補間動作を確保しながらも、大幅に簡単化され
た回路構成のものとしてパルス性雑音の低減装置が構成
できるので、前記した既提案のパルス性雑音の低減装置
よりも大巾に低コストで提供することができるので、本
発明のパルス性雑音の低減装置を採用することにより、
性能の優れたオーディオ機器も容易に提供することがで
きる。
また、本発明のパルス性雑音の低減装置は、自動車やオ
ートバイなどによるイグニッション雑音、モータが内蔵
されている電気機器から発生されるパルス性雑音などの
低減が良好に行なわれることは勿論のこと1、オーディ
オディスクに付着している塵や傷などで発生するポツプ
雑音、ビデイオディスクの信号欠落時に音声信号に生じ
るドロップアウト雑音、その他のパルス性雑音の低減に
も有効に応用さ4L得ることは勿論である。
【図面の簡単な説明】
第1図は既提案のパルス性雑音の低減装置のブロック図
、第2図及び第5図は動作説明用の波形図、第3図は電
圧電流変換回路、第4図は本発明のパルス性雑音の低減
装置のブロック図、第6図は本発明のパルス性雑音の低
減装置における直線補間動作を説明するための回路図で
ある。 l、17・・・入力端子、2.18・・・遅延回路、C
S G・・・制御信号発生回路、3.6.9.32,1
9.A・・・増幅器、4 、10,20. S W・・
・スイッチ、5.7,11,23,24、C1,C2・
・・コンデンサ、8,22・・・抵抗、14.25・・
・出力端子、J、5.26・・・パルス性雑音の検出回
路、16.27・・・波形整形回路、21.A2・・・
非反転増幅器(同相増幅器)、

Claims (1)

  1. 【特許請求の範囲】 1、パルス性雑音を含む入力オーデオ信号中のパルス性
    雑音を検出し、前記のパルス性雑音が生じている期間と
    対応するパルス巾を有する制御信号を発生させる手段と
    、入力オーディオ信号中のパルス性雑音と対応して前記
    した制御信号の発生手段で発生された制御信号と、その
    制御信号と対応するパルス性雑音との間の時間差に略々
    等しい遅延時間を有する遅延回路によって、パルス性雑
    音を含む入力オーディオ信号を遅延させる手段と。 前記した制御信号が動作のためのタイミング信号として
    供給されるとともに、入力オーディオ信号中のパルス性
    雑音が生じている期間における希望信号の傾斜情報を有
    する信号が供給されることにより、パルス性雑音の生じ
    ている期間における希望信号に対する直線補間動作を行
    ないうるように構成された直線補間回路とを備えてなる
    雑音低減装置であって、前記した直線補間回路として、
    前記した制御信号によりパルス性雑音が生じている期間
    中の信号伝送を遮断させるスイッチ回路と、前記したス
    イッチ回路の出力側と同相増幅器の入力側との間の信号
    伝送路と接地との間に設けた第1のコンデンサと、前記
    した同相増幅器の出力側と前記した同相増幅器の入力側
    との間に設けた第2のコンデンサと抵抗との直列回路と
    によって構成されたものを用いてなるパルス性雑音の低
    減装置 2、直線補間回路として、前記した第1のコンデンサと
    、前記した第2のコンデンサとによる帰還電圧の分圧比
    の逆数と、前記した同相増幅器の利得とが等しく設定さ
    ハているものを用いた特許請求の範囲第1項記載のパル
    ス性雑音の低減装置
JP14024183A 1983-07-30 1983-07-30 パルス性雑音の低減装置 Granted JPS6031319A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14024183A JPS6031319A (ja) 1983-07-30 1983-07-30 パルス性雑音の低減装置
US06/635,352 US4539527A (en) 1983-07-30 1984-07-27 Noise reduction by linear interpolation using a dual function amplifier circuit
EP84109015A EP0135081B1 (en) 1983-07-30 1984-07-30 Noise reduction by linear interpolation using a dual function amplifier circuit
DE8484109015T DE3481245D1 (de) 1983-07-30 1984-07-30 Stoerpegelreduzierung durch lineare interpolation unter verwendung einer verstaerkerschaltung mit doppelter funktion.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14024183A JPS6031319A (ja) 1983-07-30 1983-07-30 パルス性雑音の低減装置

Publications (2)

Publication Number Publication Date
JPS6031319A true JPS6031319A (ja) 1985-02-18
JPS6325542B2 JPS6325542B2 (ja) 1988-05-25

Family

ID=15264188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14024183A Granted JPS6031319A (ja) 1983-07-30 1983-07-30 パルス性雑音の低減装置

Country Status (1)

Country Link
JP (1) JPS6031319A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081794A1 (fr) * 2002-03-26 2003-10-02 Kabushiki Kaisha Toyota Jidoshokki Circuit de suppression du bruit et circuit de traitement des signaux
JP2009520585A (ja) * 2005-12-23 2009-05-28 ブリタ ゲーエムベーハー 格子構造体、格子構造体の使用、並びに格子構造体を有する容器
US9044697B2 (en) 2006-09-28 2015-06-02 Daikyonishikawa Corporation Oil strainer with fusion bonded body, integral filter, and bonding flash accommodation parts
US10112129B2 (en) 2014-03-06 2018-10-30 Enplas Corporation Mesh filter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081794A1 (fr) * 2002-03-26 2003-10-02 Kabushiki Kaisha Toyota Jidoshokki Circuit de suppression du bruit et circuit de traitement des signaux
JP2009520585A (ja) * 2005-12-23 2009-05-28 ブリタ ゲーエムベーハー 格子構造体、格子構造体の使用、並びに格子構造体を有する容器
US9044697B2 (en) 2006-09-28 2015-06-02 Daikyonishikawa Corporation Oil strainer with fusion bonded body, integral filter, and bonding flash accommodation parts
US10112129B2 (en) 2014-03-06 2018-10-30 Enplas Corporation Mesh filter

Also Published As

Publication number Publication date
JPS6325542B2 (ja) 1988-05-25

Similar Documents

Publication Publication Date Title
JPH06188838A (ja) サンプリングレートコンバータ
JPS6035838A (ja) パルス性雑音の低減装置
JPS6031319A (ja) パルス性雑音の低減装置
JPS6035837A (ja) パルス性雑音の低減装置
JPH07177386A (ja) 画像輪郭強調装置
JPS632497B2 (ja)
JPS6322741B2 (ja)
JPS6322742B2 (ja)
JPS632498B2 (ja)
JPS632499B2 (ja)
JPS6325544B2 (ja)
JPS632494B2 (ja)
KR860001342B1 (ko) 펄스성 잡음의 저감장치
JPS632495B2 (ja)
JPS6323689B2 (ja)
JPS5917732A (ja) パルス性雑音の低減装置
JPS638654B2 (ja)
JPS59165528A (ja) パルス性雑音の低減装置
JPS6313523A (ja) パルス性雑音の低減装置
JPS5923929A (ja) パルス性雑音の低減装置
JP3213493B2 (ja) ノイズ除去回路
JP2602342B2 (ja) スイッチングノイズ除去装置
JPS62286304A (ja) パルス性雑音の低減装置
JP2006080926A (ja) ミュート回路及びそれを備えた信号出力装置
JPS5913041B2 (ja) サ−ボ機構