JPS59165528A - パルス性雑音の低減装置 - Google Patents

パルス性雑音の低減装置

Info

Publication number
JPS59165528A
JPS59165528A JP3846783A JP3846783A JPS59165528A JP S59165528 A JPS59165528 A JP S59165528A JP 3846783 A JP3846783 A JP 3846783A JP 3846783 A JP3846783 A JP 3846783A JP S59165528 A JPS59165528 A JP S59165528A
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse noise
period
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3846783A
Other languages
English (en)
Other versions
JPS6323688B2 (ja
Inventor
Yukinobu Ishigaki
石垣 行信
Kazutoshi Hirohashi
広橋 一俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Nippon Victor KK
Original Assignee
Victor Company of Japan Ltd
Nippon Victor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Victor KK filed Critical Victor Company of Japan Ltd
Priority to JP3846783A priority Critical patent/JPS59165528A/ja
Priority to US06/585,925 priority patent/US4532475A/en
Priority to DE19843408103 priority patent/DE3408103A1/de
Priority to GB08405767A priority patent/GB2136254B/en
Priority to FR8403578A priority patent/FR2542530B1/fr
Publication of JPS59165528A publication Critical patent/JPS59165528A/ja
Publication of JPS6323688B2 publication Critical patent/JPS6323688B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、オーディオ機器、ラジオ受信機、テレビジョ
ン受像機、ビデオ・ディスク・プレーヤなどにおけるオ
ーディオ信号系へ外部から混入したパルス性雑音の低減
が、聴感的に良好に行なわれうるようにしたパルス性雑
音の低減装置に関するものである。
(従来技W) オーディオ信号系を有する電気機器あるいは電子機器な
どの各種の機器のオーディオ信号系に対して、パルス性
の雑音、例えば、自動車のイグニッション雑音あるいは
他の電気機器で発生したパルス性雑音が混入すると、オ
ーディオ信号の品質3− が劣化してしまうことは周知のとおりである。
そして、従来、前記したパルス性雑音の混入によって生
じるオーディオ信号の品質の劣化を低減させる手段とし
ては、(イ)パルス性雑音の生じている期間における信
号伝送系の利得を低下させたり、あるいは信号伝送系を
遮断(利得をゼロまで低下させる・・・・・・スケルチ
回路の採用)して、パルス性雑音の低減を図かろうとす
る方法、(ロ)パルス性雑音の期間における信号の信号
レベルをパルス性雑音の期間の直前の信号レベルに保持
して、パルス性雑音の低減を図かろうとする方法、かど
が最も一般的な雑音の低減手段として実用されて来てい
るが、これらの(イ)、(ロ)の手段ではパルス性雑音
の期間中に信号が欠落するという欠点があり、また、前
記した(イ)、(ロ)の手段の適用によっても、雑音の
低減効果が充分に得られないということが問題となって
いた。
ところで、雑音の期間に生じる信号の欠落を補間するの
に、アナログ信号をデジタル信号に変換した後に、信号
の欠落部分と対応する補正信号を4− 線形予測法の適用によって作り、その補正信号により雑
音の期間の信号の補間を行なうようにすることも、一部
のディジタル機器などで採用されてはいるが、それの実
施に当っては、複雑高価な回路の使用が必要とされるた
めに、このような解決手段は一般的なオーディオ機器に
は応用されていない。
さて、上記のように、信号中に混入しているパルス性雑
音の低減を行なった場合に、パルス性雑音の存在期間と
対応して信号の欠落が生じるのでは、パルス性雑音の低
減によつ1ても良好な品質のオーディオ信号が得られな
いということが問題となり、また、前記した問題点の解
決のための信号の欠落部分の補間に際して、複雑で高価
な回路の使用が必要とされるということは、一般的なオ
ーディオ機器に対する適用が困難であるということが問
題となやる。
本出願人会社では」二記の従来の問題点を解決するため
に、先に微分回路と、サンプルホールド回路、及び入力
オーディオ信号中のパルス性雑音が生している期間にお
ける希望信号の傾斜情報を有する信号や制御信号が供給
されることによって、入力オーディオ信号中のパルス性
雑音の除去動作と、パルス性雑音が生じている期間にお
ける希望信号に対する直線補間動作とが行なわれうるよ
うに構成された信号補正回路などよりなる簡単な回路構
成のアナログ回路によって、パルス性雑音の生している
期間における信号の欠落部分を補間できるような補正信
号を作り出し、それにより品質の良好なオーディオ信号
が得られるようにしたパルス性雑音の低減装置を提案し
た。
第1図は前記した既提案のパルス性雑音の低減装置のブ
ロック図であって、この第1図において、1はパルス性
雑音が混入されている入力オーディオ信号S1の入力端
子、2は遅延回路、C3Gはパルス性雑音検出回路3と
パルス整形回路4とによって構成されている制御信号発
生回路であって、この制御信号発生回路C3Gからは、
入力オーディオ信号81に混入されているパルス性雑音
の存在する期間と対応するパルス巾の制御信号S2が発
生される。
制御信号発生回路C3Gにおけるパルス性雑音検出回路
3及びパルス整形回路4としては、それぞれ周知構成の
ものの内から適当なものが選択使用されてよい。
ところで、制御信号発生回路C3Gから発生される制御
信号S2は、入力オーディオ信号中に混入されているパ
ルス性雑音の時間軸上の位置と正しく対応していること
が必要とされるが、制御信号発生回路C8Gにおいて、
入力オーディオ信号中に混入されているパルス性雑音を
検出し、それに応じて前記のパルス性雑音の存在する期
間と対応するパルスl−11の制御信号S2が発生され
るまでには、使用されるパルス性雑音の検出回路3の動
作特性に応じて定まる所定の時間遅れが生じているから
、入力オーディオ信号中に混入されているパルス性雑音
と、そのパルス性雑音と対応して発生された制御信号と
の間の時間差に略略等しい遅延時間を有する遅延回路2
により入力端子1に供給された入力オーディオ信号を遅
延させて、前記7− した制御信号S2によって行なわれるべき各種の信号処
理が、入力オーディオ信号におけるパルス性雑音の存在
位置で正しく行なわれるようにする。
第2図のaで示す入力オーディオ信号S1は、遅延回路
2によって所要の時間遅延が与えられた情報の入力オー
ディオ信号S1であり、第2図のaで示されている入力
オーディオ信号S1に混入されているパルス性雑音の存
在位置と、第2図のbで示されている制御信号S2の時
間軸上の位置とは正しく一致している。
なお、第2図では入力オーディオ信号に対して、時刻t
1→時刻t2、時刻t3→時刻t4、時刻t5→時刻t
6の各期間にパルス性雑音Nl、N2.N3が混入して
いるものとして例示されている。
第1図において、遅延回路2から出力された入力オーデ
ィオ信号は、信号補正回路5の入力端子5aに供給され
る。信号補正回路5はそれの具体的な一例構成が第3図
中のブロック5内の回路によって示されているようなも
のであって、制御信号発生回路C8Gで発生された制御
信号S2が、8− 制御信号入力端子5Cに与えられるとともに、希望信号
の傾斜情報を有する信号S2(第2図のe)が端子5d
に供給されることによって、出力端子5bには第2図の
Cに示すような信号S3、すなわち、入力オーディオ信
号S1におけるパルス性雑音が除去されているとともに
、そのパルス性雑音の生じていた期間における希望信号
が直線補間されている状態の出力信号S3が送出される
。前記した信号補正回路5の詳細については、第3図を
参照して後述されている。
前記した信号補正回路5からの出力信号S3は、装置の
出力端子8に出力されるとともに、微分回路6に供給さ
れる。微分回路6は、第2図のCに示されるような微分
信号S4を出力する。
前記した微分信号S4は、原信号(希望信号)や信号補
正回路5からの出力信号83などに対して90度の位相
差を示しているとともに、前記の信号S3中において直
線補間されている信号区間(原信号においてパルス性雑
音が存在していた期間)における一定の傾斜を示す信号
部分と対応して一定の信号レベルを示す信号区間が生じ
ているようなものとされている。
そして、微分信号S4における前記した一定の信号レベ
ルを示す信号区間の信号レベルは、原信号における傾斜
の向きに応じて正の信号レベルとなったり、あるいは負
の信号レベルとなったり、というように、原信号の傾斜
の向きによって極性を異にし、また、原信号における傾
斜の程度に応じて、前記した微分信号S4中における一
定の信号レベルを示す信号区間の信号レベルとゼロレベ
ルとの隔たりの大きさが変化しているものとなっている
微分回路6から出力された微分出力信号S4は、サンプ
ルホールド回路7に供給され、サンプルホールド回路7
からは、第2図のeに示すような信号S5が出力される
。この信号S5は装置が定常状態で動作しているときは
、前記した信号S4と同一である。
サンプルホールド回路7は、装置が定常状態での動作に
入るまでの間における動作のために不可欠なものである
。前記したサンプルホールド回路7に対するサンプリン
グパルスとしては、制御信号発生回路C3Gで発生され
た信号S2が用いられる。
前記のサンプルホールド回路7から出力された信号S5
は、既述した微分信号S4における一定の信号レベルを
示している信号区間と対応する一定の信号レベルを示す
信号区間を備えており、既述のように、前記した微分信
号S4における一定の信号レベルを示している信号区間
は、原信号(希望信号)の傾斜情報を示すものであるか
ら、サンプルホールド回路7からの出力信号S5も、前
記した一定の信号レベルを示す信号区間によって、希望
信号の傾斜情報を含んでいるものとなっている。
サンプルホールド回路7から出力された信号S5.すな
わち、希望信号の傾斜情報を有している信号S5が、補
正回路5の端子5dに供給されると、信号補正回路5で
は信号S5がもっている希望信号の傾斜情報に基づいて
、入力オーディオ11− 信号におけるパルス性雑音の混入期間に生じていた信号
の欠落部分が直線補間されうるような補正信号を作って
、その補正信号により信号の欠落部分の直線補間を行な
い、第2図のCに示すような信号S3を出力端子8に送
出するのである。
次に、第3図を参照して、微分回路6、サンプルホール
ド回路7の構成例及び信号補正回路5の構成と動作など
について説明する。第3図において、ブロック6は微分
回路6であり、コンデンサCdと抵抗Rdと増幅器A3
とによって構成されており、また、ブロック7はサンプ
ルホールド回路7であって、スイッチS W sとコン
デンサCsと増幅器A4とによって構成されている。
7aはサンプリングパルスとして与えられる制御信号S
2の入力端子であり、サンプルホールド回路7は制御信
号S2のハイレベルの期間にスイッチSWsがオフとな
されて、コンデンサcsにスイッチSWsがオフとなさ
れる直前の信号レベルを保持させる。
ブロック5は信号補正回路5であって、図中に12− おいて、5aは入力オーディオ信号の入力端子、5bは
出力端子、5cは制御信号S2の供給端子、5dは信号
S5の供給端子であり、また、A1は第1の増幅器、A
2は第2の増幅器であって、第1の増幅器A1は低出力
インピーダンスのものであり、また、第2の増幅器A2
は高入力インピーダンスのものである。
第1の増幅器A1の出力側と第2の増幅器A2の入力側
との間の信号伝送路には、制御信号S2がハイレベルの
状態のときにオフの状態とされるスイッチSWが設けら
れており、また、第2の増幅器A2の入力側と接地間に
は、電荷蓄積用コンデンサCが設けられており、更に、
前記の第2の増幅器A2の入力側には可変定電流回路v
cの出側が接続されている。
可変定電流回路VCは、第3図示の例では利得が−1の
位相反転用増幅器−Aと、プラス電源子VDCに対して
抵抗R1を介してエミッタが接続されているトランジス
タX1と、前記のトランジスタXIのコレクタに対して
コレクタが接続されている1−ランジスタX2と、前記
の1〜ランジスタX2のエミッタとマイナス電源−VD
Cとの間に接続されている抵抗R2と、プラス電源+V
DCとマイナス電源−VDCとの間に接続されている抵
抗R3と可変抵抗器VRと抵抗R4との直列接続回路と
によって構成されており、トランジスタX1のベースが
抵抗R3と可変抵抗器VRとの接続点に接続され、また
、1〜ランジスタX2のベースが抵抗R4と可変抵抗器
VRとの接続点に接続されている。
可変抵抗器VRは、回路の構成部品の特性のばらつきな
どによる回路のバランスの崩れを補正するためのもので
あり、回路のバランスが正しくとれるのであれば、2本
の固定抵抗に代えることができる。
可変定電流回路VCは、それの端子5dの電圧がゼロの
ときに、2点の電圧がゼロとなるような基準の動作状態
での動作を行ない、5dの電圧が正極性のときは、Z点
の電圧が端子5dの電圧と同じ正極性の電圧となり、ま
た、端子5dの電圧 ゛が負極性のときは、Z点の電圧
が端子5dの電圧と同じ負極性の電圧となる。
したがって、可変定電流回路VCの2点には、端子5d
に与えられる信号S5における一定の信号レベルを示す
信号区間の信号の極性と信号の大きさとに対応した極性
と電圧値とを有する電圧が現われるから、前記したZ点
と接地との間にコンデンサCを接続すれば、そのコンデ
ンサCは信号S5における一定の信号レベルを示す信号
区間の信号の信号レベルと対応して定まる一定の充電電
流で充電されて行くことになる。
第3図中の信号補正回路5において、入力オーディオ信
号S1にパルス性雑音が混入されていない状態では、端
J’−5Cに供給される制御信号S2がローレベルの状
態にあるから、スイッチSwはオンとなされており、し
たがって、入力端子5aに供給された入力オーディオ信
号S1は、第1の増幅器A1→スイッチSW→第2の増
幅器A→出力端子5bの信号伝送路を通過して、入力端
子5aから出力端子5bに伝送される。
一15= このとき、前記した信号伝送路と接地との間に接続され
ている電荷蓄積用コンデンサCは、前記した信号伝送路
に伝送されている信号の電圧値に従った端子電圧を示し
ている。
なお、入力オーディオ信号S1にパルス性雑音が混入さ
れていない」1記の状態において、可変定電流回路VC
の出力端子は、オンの状態にあるスイッチSWを介して
、略略ゼロオームというように、極めて低い出力インピ
ーダンスを有する第1の増幅器A1の出力側に接続され
ているから、可変定電流回路VCへ端子5dを介して与
えられている信号S5と対応して可変定電流回路VCに
発生し、高い出力インピーダンスの可変定電流回路■0
から出力される′直流が、前記した略略ゼロオームの低
い出力インピーダンスを有する第1の増幅器AIの出力
側に注入して生じる電圧は非常に小さいものとなるので
、前記した可変定電流回路VCから発生された電流は、
第1の増幅器A1から第2の増幅器A2へ伝送される希
望信号に対して何の支障をも与えることがない。
16− それで、可変定電流回路VCへ供給する信号としては、
信号S5における一定の信号レベルを示す信号区間の信
号だけを抽出して与えるというようなことをしなくても
よく、可変定電流回路VCへはサンプルホールド回路7
の出力信号S5をそのまま供給してもよいのである。
次に、入力オーディオ信号S1にパルス性雑音が混入し
たときは、パルス性雑音N1〜N3が生じている期間と
対応して制御信号S2が発生され、制御信号S2のハイ
レベルの期間にわたってスイッチSWがオフとなされる
。前したスイッチSWがオフとなされることにより、コ
ンデンサCの端子電圧は、前記したスイッチSWがオフ
とされたとき(制御信号S2がハイレベルとなされたと
き)の信号のレベルのままで保持される。
また、可変定電流回路VCの端子5dには、その状態で
信号S5における一定の信号レベルを示す信号区間の信
号が与えられていることにより、可変定電流回路VCは
、それの端子5dに与えられた信号S2の極性に応じた
極性で、かつ、その信号レベルに応じた一定電流値の電
流を出力し、それにより電荷蓄積用コンデンサCが充電
して行く。そして、前記の電荷蓄積用コンデンサCに対
する充電動作は、パルス性雑音の生じている期間にわた
って行なわれ、コンデンサCの端子電圧は直線的に−に
昇して行くが、パルス性雑音の混入がなくなった瞬間に
、制御信号S2がローレベルとなってスイッチSWがオ
ンの状態になるので、コンデンサCの蓄積電荷は、第1
の増幅器A1の低出力インピーダンスによって瞬時に放
電される。
可変定電流回路VCは、端子5dに供給される信号S5
、すなわち、希望信号における傾斜情報を、極性と一定
の信号レベルとで含んでいるような信号S5により駆動
されることにより、パルスS5の極性や、信号レベルに
応じた極性及び一定の電流値の電流が電荷蓄積用コンデ
ンサCに流入され、コンデンサCの端子電圧が信号S5
における一定の信号レベルを示す信号区間の信号の極性
で、かつ、信号レベルに対応した傾斜で直線的に上昇さ
れて行くが1、前記したコンデンサCの端子電圧が可変
定電流回路VCからの電流の流入によって−1−昇され
る以前のコンデンサCの端子電圧は、スイッチSWがオ
フの状態となされる直前に才9ける入力オーディオ信号
の信号レベルであるから、入力オーディオ信号S1に混
入したパルス性雑音の期間と対応して信号中に生じた信
号の欠落が、信号補正回路5のL記のような動作によっ
て良好に直線補間されることが明らかであり、出力端子
8に送出される信号S3は、原信号に近似した波形を有
するものとなる。
第2図のfは、信号補正回路5中で作られる直線補間用
の補正信号を実線で示し、また、パルス性雑音がない状
態における希望借りの波形を4’l’+’(線で示した
ものであるが、この第2図のfは動作の理解を容易にす
るための説明間であり、実際の動作では信号補正回路5
からは、第2図のCに示されているような信号S3が出
力される。
(発明の解決しようとする問題点) 第1図乃至第3図を参照して説明した既提案のパルス性
雑音の低減装置では、入力端子1に供給19− される信号として、それの信号レベル対白色雑音レベル
比が小さく、かつ、オーディオ周波数帯域の高域に比較
的高い信号レベルの白色雑音が存在しているような場合
に、高域に存在している白色雑音が、微分回路6の微分
動作によって増強されることにより、パルス性雑音の生
じている期間におけるサンプルホールド回路7からの出
力信号は、希望信号のホールド出力信号に対して、増強
された白色雑音のホールド分が加わった状態の信号とな
るので、パルス性雑音が生じている期間に行なわれる補
間動作に誤動作が生じて、信号の欠落期間における信号
の補間が正しく行なわれなくなるのみならず、白色雑音
のラング11性に従がった新たな雑音が生じるなどとい
う問題が起きるから、従来装置には信号レベル対白色雑
音レベル比が小さい信号源からの信号に対してそれを良
好に適用することができないという欠点があった。
また、従来装置は、それによって処理の対象とされるべ
き信号が、いわゆる、プリエンファシスされている状態
の信号、すなわち、信号の高域酸20− 分が強調されているような信号の場合についても、前述
した信号レベレ対白色雑音レベル比の小さな信号源から
の信号の場合と同様な欠点が生じる。
次にこの点について第4図をも参照しながら説明する。
 第4図は、オーディオ信号を周波数変調波として記録
、あるいは伝送するようになされている信号の記録伝送
系の概略構成を示すブロック図であって、この第4図に
おいて、11はオーディオ信号の入力端子、12は例え
ば第5図中の曲線■で示されているようなプリエンファ
シス特性を有するプリエンファシス回路、13は周波数
変調器、14は記録媒体あるい伝送路、15は復におけ
るディエンファシス特性は、例えば第5図中の曲線■に
よって示されるようなものであるが、周知のように前記
したプリエンファシス特性とディエンファシス特性とは
、互に相補対称性を示すようなものとなされている。
さて、第4図に示されているような記録、あるいは伝送
系において、記録媒体から再生された信号、あるいは、
伝送路によって伝送されてきた信号に対して前述のよう
なパルス性雑音の低減装置を適用しようとする場合には
、復調回路15からの出力信号のように、ディエンファ
シスされる以前のオーディオ信号が、パルス性雑音の低
減装置への入力信号として与えられるようにすることが
必要とされる。
すなわち、パルス性雑音を含んでいる信号が、ディエン
ファシス回路16でディエンファシスされてディエンフ
ァシス回路16から出力された信号中のパルス性雑音は
、第5図中の曲線Hのようなディエンファシス特性によ
って、パルス性雑音の外音時間巾が広がった状態となる
から、ディエンファシス回路16からの出力信号を、既
述したような構成のパルス性雑音の低減装置に与えた場
合には、信号に対して良好な補間動作を行なわせること
が困難となるからである。
したがって、パルス性雑音の低減装置に対して与えられ
るべき信号は、ディエンファシス回路の入力側までの信
号伝送路から得られるオーディオ信号でなければならな
いが、ディエンファシスが施こされる以前のオーディオ
信号は、それの高域成分がプリエンファシスされている
ことによって、強調されている状態のものであるから、
このような状態の信号が既述したパルス性雑音の低減装
置に供給された場合に、パルス性雑音の低減装置におい
て、信号中のパルス性雑音の生じている期間における補
間動作を良好に行ない得ないことは、これまでの説明か
ら良く理解されるところであろう。
これまでの説明から明らかなように、既述した従来のパ
ルス性雑音の低減装置では、信号レベル対白色雑音レベ
ル比の小さな信号源からの信号がプリエンファシスされ
ているような信号の場合には、良好な補間動作を行なう
ことが困難であるために、それの解決策が求められた。
(問題点を解決するための手段) 本発明は、制御信号が動作のためのタイミング信号とし
て供給され、かつ、入力オーディオ信号23− 中にパルス性雑音が生じている期間における希望信号の
傾斜情報を有する信号が供給されることにより、パルス
性雑音の除去動作とパルス性雑音が生じている期間の希
望信号に対する直線補間動作とを行なうとともに、入力
オーディオ信号中にパルス性雑音が生じていない期間に
は、常にディエンファシス回路動作を行ないうるように
構成された信号補正回路、例えば、第1の増幅器の出力
側と、入力インピーダンスの高い第2の増幅器の入力側
との間の信号伝送路中に、ディエンファシス回路用抵抗
と、第1のスイッチ回路と、ディエンファシス回路用コ
ンデンサなどを備えるとともに、前記した第2の増幅器
の入力側と、希望信号における傾斜情報を有する信号の
入力端子との間には。
第2のスイッチ回路と可変定電流回路とを備えており、
入力信号中にパルス性雑音が生じている期間中には、前
記した第1のスイッチ回路がオフ。
第2のスイッチ回路がオンとなされ、また、入力信号中
にパルス性雑音が生じていない期間中には、前記した第
1のスイッチ回路がオン、第2のスイ24− ツチ回路がオフとなるように制御されるようように構成
されいる信号補正回路を用いて既述したような問題点の
ないパルス性雑音の低減装置を提供したものである。
(実施例) 以下、本発明のパルス性雑音の低減装置の具体的内容に
ついて、添付図面を参照しながら詳細に説明する。第6
図は、本発明のパルス性雑音の低減装置の一実施態様の
ブロック図であり、また、第7図は本発明のパルス性雑
音の低減装置の動作説明用の波形図であり、第6図にお
いて、既述した第1図及び第3図に示すパルス性雑音の
低減装置における各構成部分と同等な構成部分には、第
1図や第3図中で使用した図面符号と同一の図面符号が
付されている。
第6図において、1はパルス性雑音が混入されている入
力オーディオ信号S1の入力端子、2は遅延回路、C8
Gaはパルス性雑音の検出回路3とパルス整形回路4a
とによって構成されている制御信号発生回路であって、
この制御信号発生回路C8Gaからは、入力オーディオ
信号S1に混入されているパルス性雑音の存在する期間
と対応するパルス11の制御信号S 2a、 S 2b
が発生される。
第6図中における遅延回路2、微分回路6、サンプルホ
ールド回路7などは、第1図及び第3図を参照して説明
したパルス性雑音の低減装置中における遅延回路2、微
分回路6、サンプルホールド回路7などとそれぞれ対応
している構成部分であり、これらの各構成部分の具体的
な構成内容や動作説明は、第1図及び第3図などを参照
して詳述されているとおりである。
第6図において、5Aは信号補正回路であって、信号補
正回路5Aには端子5aと端子5bとの間に、第1の増
幅器A1と抵抗Rと第1のスイッチ回路SWaと、入力
インピーダンスの高い第2の増幅器A2との直列接続回
路が設けられているとともに、前記した第2の増幅器A
2の入力側には、コンデンサCと、第2のスイッチ回路
SWbの一端も接続されており、さらに、前記した第2
の増幅器A2の入力側と、希望信号の傾斜情報を有する
信号の入力端子5dとの間には、前記した第2のスイッ
チ回路SWbと可変定電流回路VCとが設けられている
そして、前記した第1のスイッチ回路SWaには、制御
信号発生回路C8Gaで発生された制御信号S2aが、
端子5eを介して与えられており、また、前記した第2
のスイッチ回路SWbには、制御信号発生回路C8Ga
で発生された制御信号S2bが、端子5fを介して与え
られている。
第1のスイッチ回路S W aは、それに与えられる制
御信号S2aにより、入力信号Sl中にパルス性雑音が
生じている期間にはオフの状態となされ、また、前記以
外の期間においてはオンの状態になされ、他方、第2の
スイッチ回路SWbは、それに与えられる信号S2bに
より、前記した第1のスイッチ回路S W aにおける
オン、オフ状態とは逆のオン、オフ状態、すなわち、入
力信号S1中にパルス性雑音が生じている期間において
は、オンの状態となされ、前記以外の期間においてはオ
フの状態になされる。
27− それにより、信号補正回路5Aは次のような動作態様で
の動作を行なう。すなわち、まず、入力信号中にパルス
性雑音が生じていない期間においては、信号補正回路5
Aにおける第1のスイッチ回路SW’aがオンの状態で
、第2のスイッチ回路SWbはオフの状態となされてい
るから、信号補正回路5Aの端子5aに入力された信号
S1は、第1の増幅器A1→抵抗R→スイッチ回路S 
W a→増幅器SWb→端子5bの回路を通って出力さ
れるが、前記した状態において、ディエンファシス回路
用の抵抗Rとディエンファシス回路用のコンデンサCと
が、第1のスイッチ回路S W aによって接続される
ことにより、前記の抵抗RとコンデンサCとからなる回
路は、端子5aと端子5bとの間を通過する信号に対し
、所定の特性でディエンファシス動作を行なうディエン
ファシス回路となり、したがって、この状態における信
号補正回路5Aは、ディエンファシス回路としての動作
を行なうことになる。
信号補正回路5Aが前記の動作状態にあるとき28− の第2のスイッチ回路SWbは、既述のようにオフの状
態になされているから、端子5aと端子5bとの間の伝
送路中で伝送される信号に対して、可変定電流回路VC
の存在は何等の影響をも与えることがない。
前記のように信号の伝送路に対して抵抗Rとコンデンサ
Cとによるディエンファシス回路が接続されることによ
り、伝送路中を伝送する信号Sl’には位相遅れが生じ
るのであり、前記した位相遅れは第7図中でLoからL
′までとして示されている。第7図に示されている波形
図は、第6図示の回路中の各信号の波形図である。
前記したように、信号中にパルス性雑音が生じていない
期間においては、信号補正回路5Aはディエンファシス
回路としての回路動作を行なっているから、この期間に
信号補正回路5Aから出力される信号S3’は、所定の
ディエンファシス特性に従って高域の信号成分が低下さ
れている状態のものになっている。
信号補正回路5Aは、入力信号中にパルス性雑音が生じ
る直前まで、ディエンファシス回路としての動作を行な
っているものであるから、入力信号中にパルス性雑音が
生じたことにより、制御信号発生回路CS G aで発
生された制御信号S2aにより、第1のスイッチ回路S
 W a  がオフの状態になされるとともに、制御信
号発生回路C8Gaで発生された制御信号S2bにより
、第2のスイッチ回路SWbがオンの状態になされると
、パルス性雑音が生じている期間と対応して信号中に生
じた信号の欠落期間に対する補間動作が、微分回路6→
サンプルホ一ルド回路7→信号補正回路5Δなどの一連
の回路の動作によって良好に行なわれるのである。
すなオ)ち、入力信号中にパルス性雑音が生じた状態に
オンいて、第1のスイッチ回路S W aがオフ。
第2のスイッチ回路SWbがオンの状態になされると、
信号補正回路5Aは第3図に示されている信号補正回路
5と同一の構成態様となるので、信号補正回路5Aは第
3図を参照して既述した信号補正回路5と同一の動作態
様での動作を行なって、信号に対する補間が良好に行な
われるのである。
前記したところから明らかなように、本発明のパルス性
雑音の低減装置では、入力信号中にパルス性雑音が混入
していない状態において、信号補正回路5Aはディエン
ファシス回路としての動作を行なっており、その状態は
入力信号中にパルス性雑音が混入される直前まで続けら
れているから、入力信号中にパルス性雑音が混入された
状態のときに信号補正回路5Aで行なわれる前記した補
間動作は、プリエンファシスの施こされている入力信号
に対してディエンファシスが施こされた状態の信号に基
づいて行なわれるのであり、したがって、微分回路6の
微分動作によって生じる微分出力信号S4’においては
白色雑音が増強されておらず、微分回路6からの出力信
号S4’が与えられるサンプルホールド回路7で行なわ
れるホールド動作、すなわち、希望信号におけるパルス
性雑音の存在期間の傾斜情報の検出のためのホールド動
作が正しく行なわれるのであり、本発明装置では既述し
た従来装置での問題点が良好に解決できるの31− である。
(効 果) 以上、詳細に説明したところから明らかなように、本発
明のパルス性雑音の低減装置は、パルス性雑音の混入し
た期間に、単に伝送系の利得の減衰を行なうようにした
り、あるいは、パルス性雑音の期間中の信号レベルを、
パルス性雑音の直前の信号レベルに保持するようにした
りして、パルス性雑音の低減を図かるようにした既述し
た従来法によるパルス性雑音の低減装置とは異なり、パ
ルス性雑音の期間で生じる信号の欠落の補間も行なわれ
るために、聴感的に不自然さを起こすこともなくパルス
性雑音の低減を効果的に行なうことが可能であり、また
、欠落信号の補間のための回路構成も簡単なアナログ回
路で実現できるために、低コストで性能の優れたオーデ
ィオ機器も容易に提供することができる。
また、本発明のパルス性雑音の低減装置は、それに入力
される白色雑音レベルが比較的に高くても、ディエンフ
ァシス回路の切換え使用によって、32− 微分回路で増強される高域の白色雑音レベルが抑制でき
るので、信号補正回路における補間動作で生じる補間動
作の誤動作を大巾に減少させる事ができ、パルス性雑音
の低減が容易に行なわれ、従来装置よりも応用範囲が広
がり、FM放送の受信時に問題となる自動車やオートバ
イなどによるイグニッション雑音、モータが内蔵されて
いる電気機器から発生されるパルス性雑音などの低減が
良好に行なわれることは勿論のこと1、オーディオディ
スクに付着している塵や傷などで発生するポツプ雑音、
ビデイオディスクの信号欠落時に音声信号に生じるドロ
ップアラ1へ雑音、その他のパルス性雑音の低減にも有
効に応用され得ることは勿論である。
【図面の簡単な説明】
第1図は既提案のパルス性雑音の低減装置のブロック図
、第2図及び第7図は動作説明用の波形図、第3図は信
号補正回路及びそれの関連回路の一例構成のものの回路
図、第4図はFM信号の記録伝送系の一例構成のブロッ
ク図、第5図はプリエンファシス特性及びディエンファ
シス特性の一例曲線図、第6図は本発明のパルス性雑音
の低減装置のブロック図である。

Claims (1)

  1. 【特許請求の範囲】 1、パルス性雑音を含む入力オーデオ信号中のパルス性
    雑音を検出し、前記のパルス性雑音が生じている期間と
    対応するパルス巾を有する制御信号を発生させる手段と
    、入力オーディオ信号中のパルス性雑音と対応して前記
    した制御信号の発生手段で発生された制御信号と、その
    制御信号と対応するパルス性雑音との時間差に略略等し
    い遅延時間を有する遅延回路によって、パルス性雑音を
    含む入力オーディオ信号を遅延させる手段と、前記した
    制御信号が動作のためのタイミング信号として供給され
    、かつ、入力オーディオ信号中のパルス性雑音が生じて
    いる期間における希望信号の傾斜情報を有する信号が供
    給されることにより、パルス性雑音の除去動作とパルス
    性雑音が生じている期間の希望信号に対する直線補間動
    作とを行なうとともに、入力オーディオ信号中にパルス
    性雑音が生じていない期間には、常にディエンファシス
    回路動作を行ないうるように構成された信号補正回路と
    、前記の補正回路へ前記した遅延回路の出力信号を与え
    る手段と、前記の信号補正回路からの出力信号を出力端
    子に送出するとともに、それを微分回路に与える手段と
    、前記した微分回路の出力信号を前記した制御信号がサ
    ンプリングパルスとして供給されているサンプルホール
    ド回路に与える手段と、前記のサンプルホールド回路か
    ら入力オーディオ信号にパルス性雑音が生じている期間
    における希望信号の傾斜情報を有する信号を出力させて
    、それを前記した信号補正回路に与える手段とを備えて
    なるパルス性雑音の低減城通 2、信号補正回路として、入力オーディオ信号中のパル
    ス性雑音の生じている期間には、ディエンファシス回路
    用コンデンサに可変定電流回路の出力電流による充電動
    作が行なわれ、前記の期間の終了とともに前記の充電動
    作が停止されると同時に前記のディエンファシス回路用
    コンデンサとティエンファシス回路用抵抗とによって構
    成されているディエンファシス回路の動作が行なわれう
    るようか構成のものを用いた特許請求の範囲第1項記載
    のパルス性雑音の低減儂李 3、信号補正回路として、第1の増幅器の出力側と、入
    力インピーダンスの高い第2の増幅器の入力側との間の
    信号伝送路中に、ディエンファシス回路用抵抗と、第1
    のスイッチ回路と、ディエンファシス回路用コンデンサ
    などを備えるとともに、前記した第2の増幅器の入力側
    と、希望信号における傾斜情報を有する信号の入力端子
    との間には、第2のスイッチ回路と可変定電流回路とを
    備えており、入力信号中にパルス性雑音が生じている期
    間中には、前記した第1のスイッチ回路がオフ、第2の
    スイッチ回路がオンとなされ、また、入力信号中にパル
    ス性雑音が生じていない期間中には、前記した第1のス
    イッチ回路がオン、第2のスイッチ回路がオフとなるよ
    うに制御されるようようになされているものが用いられ
    る特許請求の範囲第1項記載のパルス性雑音の低減装置
    4、可変定電流回路として、それに対する入力信号の信
    号レベルに応じて電流値が設定され、かつ、それに対す
    る入力信号の極性の定電流出力が得られるようなものと
    して構成されているものが用いられている特許請求の範
    囲第2項記載のパルス性雑音の低減装置
JP3846783A 1983-03-09 1983-03-09 パルス性雑音の低減装置 Granted JPS59165528A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3846783A JPS59165528A (ja) 1983-03-09 1983-03-09 パルス性雑音の低減装置
US06/585,925 US4532475A (en) 1983-03-09 1984-03-02 Impulse noise reduction by linear interpolation having a deemphasis characteristic
DE19843408103 DE3408103A1 (de) 1983-03-09 1984-03-05 Stoerunterdrueckungsschaltung
GB08405767A GB2136254B (en) 1983-03-09 1984-03-06 Impulse noise reduction by linear interpolation having a deemphasis characteristic
FR8403578A FR2542530B1 (fr) 1983-03-09 1984-03-08 Circuit de reduction de bruit utilisant une technique d'interpolation lineaire et presentant une caracteristique de desaccentuation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3846783A JPS59165528A (ja) 1983-03-09 1983-03-09 パルス性雑音の低減装置

Publications (2)

Publication Number Publication Date
JPS59165528A true JPS59165528A (ja) 1984-09-18
JPS6323688B2 JPS6323688B2 (ja) 1988-05-17

Family

ID=12526047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3846783A Granted JPS59165528A (ja) 1983-03-09 1983-03-09 パルス性雑音の低減装置

Country Status (1)

Country Link
JP (1) JPS59165528A (ja)

Also Published As

Publication number Publication date
JPS6323688B2 (ja) 1988-05-17

Similar Documents

Publication Publication Date Title
FR2636185A1 (ja)
NL8300618A (nl) Versterkingsregelinrichting ten behoeve van door omzetting van digitale signalen gevormde, analoge signalen.
JPS6035837A (ja) パルス性雑音の低減装置
JPS6325543B2 (ja)
US4531095A (en) Impulse noise reduction by linear interpolation having immunity to white noise
JPS59165528A (ja) パルス性雑音の低減装置
JP2548989B2 (ja) デジタル記録再生装置
JPH07154900A (ja) ステレオ信号変換用回路及び該回路の作動方法
JPS6322741B2 (ja)
JPS6323689B2 (ja)
JPS6322742B2 (ja)
JPS638654B2 (ja)
JPS6325542B2 (ja)
JPS632497B2 (ja)
JPS6325544B2 (ja)
JPS5923931A (ja) パルス性雑音の低減装置
KR860001342B1 (ko) 펄스성 잡음의 저감장치
JPS6313524A (ja) パルス性雑音の低減装置
JPS6319923A (ja) パルス性雑音の低減装置
JPS632499B2 (ja)
JPS6313523A (ja) パルス性雑音の低減装置
JPS5923928A (ja) パルス性雑音の低減装置
JPS5923929A (ja) パルス性雑音の低減装置
JPS6323690B2 (ja)
JPH08195688A (ja) ノイズ除去機能を持つ受信装置