JPS6031252A - 半導体の実装パッケ−ジ - Google Patents
半導体の実装パッケ−ジInfo
- Publication number
- JPS6031252A JPS6031252A JP58139664A JP13966483A JPS6031252A JP S6031252 A JPS6031252 A JP S6031252A JP 58139664 A JP58139664 A JP 58139664A JP 13966483 A JP13966483 A JP 13966483A JP S6031252 A JPS6031252 A JP S6031252A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- mounting
- recess
- semiconductor
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半導体の実装パッケージに関する。
従来の半導体チップの標準的な実装パッケージは、第4
図及゛び第5図に示される如くセラミ・ツク板01)の
凹部(12)に半導体索子05)を内装するようにした
もので、周囲に端子(I3)を植設し、この端子(13
)と凹部02)との周縁を金属メッキで形成したリード
線O◇で接続し、その上で凹部02)上をセラミック板
や金属板等の遮幣板06)でおおっていた。また上述の
如き構造のものを合成樹脂で形成したモールドタイプの
デュアルインラインパッケージ(DIP)も用ちいられ
ている。しかし前者は放熱性のよさゆえに賞月されるが
高価な為に小量生産向きであり、後者は金型を必要とす
るので大量化度にしかむかなかった。
図及゛び第5図に示される如くセラミ・ツク板01)の
凹部(12)に半導体索子05)を内装するようにした
もので、周囲に端子(I3)を植設し、この端子(13
)と凹部02)との周縁を金属メッキで形成したリード
線O◇で接続し、その上で凹部02)上をセラミック板
や金属板等の遮幣板06)でおおっていた。また上述の
如き構造のものを合成樹脂で形成したモールドタイプの
デュアルインラインパッケージ(DIP)も用ちいられ
ている。しかし前者は放熱性のよさゆえに賞月されるが
高価な為に小量生産向きであり、後者は金型を必要とす
るので大量化度にしかむかなかった。
この発明は上記の点に嫉みてなされたもので小量生産に
適した安価な実装パッケージを提供することを目的とす
る。
適した安価な実装パッケージを提供することを目的とす
る。
この発明の要旨とするところは半導体の搭載部を中心と
して周辺に至る電気回路を形成せる実装基板の対向する
両側に折部を形成し、該実装基板をソケットの凹部に嵌
入し、該ソケットの凹部の内側面部より底部外に挿通ず
るソケット端子の内端部を該実装基板の折部に配した電
気回路のり−ド線に弾接せしめて成る半導体の実装パッ
ケージである。
して周辺に至る電気回路を形成せる実装基板の対向する
両側に折部を形成し、該実装基板をソケットの凹部に嵌
入し、該ソケットの凹部の内側面部より底部外に挿通ず
るソケット端子の内端部を該実装基板の折部に配した電
気回路のり−ド線に弾接せしめて成る半導体の実装パッ
ケージである。
以下この発明を図示せる実施例に基づいて説明する。
第1図乃至第6図に示すのはこの発明の一実施例を示す
−である。
−である。
(1)は実装基板で、アルミニュウム等の軽金属基板の
表面にガラスエポキシ樹脂等を塗布コーティングして表
面を絶縁し、その上にエツチング加工により形成した銅
箔でなる回路パターン(2)を設けて成る。回路パター
ン(2)は実装基板(1)の中央部に設けた半導体素子
(3)の搭載部(4)を中心として対向する側方にリー
ド線(5)を等数逆設せる。この実装基板(1)は搭載
部(4)を中央にして両側に撮部(6)を設けるように
両側の山形と中央の溝形とを連接形成している。このよ
うにし、て実装基板(11はデュアル・インライン・パ
ッケージ型に形成されている。
表面にガラスエポキシ樹脂等を塗布コーティングして表
面を絶縁し、その上にエツチング加工により形成した銅
箔でなる回路パターン(2)を設けて成る。回路パター
ン(2)は実装基板(1)の中央部に設けた半導体素子
(3)の搭載部(4)を中心として対向する側方にリー
ド線(5)を等数逆設せる。この実装基板(1)は搭載
部(4)を中央にして両側に撮部(6)を設けるように
両側の山形と中央の溝形とを連接形成している。このよ
うにし、て実装基板(11はデュアル・インライン・パ
ッケージ型に形成されている。
(7)は溝型の凹部(8)を形成せるソケットで、合成
樹脂等の絶縁材で形成されている。
樹脂等の絶縁材で形成されている。
このソケット(7)の凹部但)には搭載部(4)を上に
して実装基板(])が嵌入される。
して実装基板(])が嵌入される。
(9)はソケット端子で、凹部(8)の両側底面より凹
部(8)内に挿入され、内端部は丸くわん曲形成され弾
力性を与とられている。而して凹部(8)内に嵌入され
た実装基板(1)のリード線(5)はソケット端子(9
)に弾接しているのである。弾接によりリード線(5)
とソケット端子(9)は導通ずると共に実装基板(1)
をソケット(7)内に保持しているのである。
部(8)内に挿入され、内端部は丸くわん曲形成され弾
力性を与とられている。而して凹部(8)内に嵌入され
た実装基板(1)のリード線(5)はソケット端子(9
)に弾接しているのである。弾接によりリード線(5)
とソケット端子(9)は導通ずると共に実装基板(1)
をソケット(7)内に保持しているのである。
実装基板(1)の搭載部(4)に実装された半導体素子
(3)は回路パターン(2)の所要箇所とワイヤーポン
ドされている。この半導体素子(3)は一般に合成樹脂
をポツティングする等して気密封止されるものである。
(3)は回路パターン(2)の所要箇所とワイヤーポン
ドされている。この半導体素子(3)は一般に合成樹脂
をポツティングする等して気密封止されるものである。
ソケット(7)の対向する底面には複数41〜のソケッ
ト端子(9)の挿入孔00が設けられている。従って所
要の挿入孔(]0)よりソケット端子(9)を挿入する
ことにより所要のリード線(5)と弾接せしめることか
できる。すなわち複数個の挿入孔0のをもつ標準タイプ
のソケット(7)を形成しておくと任意のリード線(5
)をもつ実装基板(1)と組合せることができ、汎用性
を高めることができ、−/Ji類の実装基板(1)に対
してもソケット孔0ωに挿通するソケット端子(9)の
数を変えることにより汎用性を高めているのである。
ト端子(9)の挿入孔00が設けられている。従って所
要の挿入孔(]0)よりソケット端子(9)を挿入する
ことにより所要のリード線(5)と弾接せしめることか
できる。すなわち複数個の挿入孔0のをもつ標準タイプ
のソケット(7)を形成しておくと任意のリード線(5
)をもつ実装基板(1)と組合せることができ、汎用性
を高めることができ、−/Ji類の実装基板(1)に対
してもソケット孔0ωに挿通するソケット端子(9)の
数を変えることにより汎用性を高めているのである。
以上の如くこの発明による半導体の実装パッケージは、
実装基板とソケットの組合せにより汎用性を高めること
ができ、またソケットに挿入するソケット端子数を変更
することによっても汎用性を高めることができるので小
量生産に適した定価なものとなっているのである。
実装基板とソケットの組合せにより汎用性を高めること
ができ、またソケットに挿入するソケット端子数を変更
することによっても汎用性を高めることができるので小
量生産に適した定価なものとなっているのである。
第1図乃至第6図に示すのはこの発明の一実施例を示す
図で、第1図及び第2図は斜視図、第6図は断面図であ
る。第4図及び第5図に示すのは従来例を示す図で、第
4図は斜視図、第5図は断面図である。 第1図 第3図 第4図 第5図
図で、第1図及び第2図は斜視図、第6図は断面図であ
る。第4図及び第5図に示すのは従来例を示す図で、第
4図は斜視図、第5図は断面図である。 第1図 第3図 第4図 第5図
Claims (1)
- (1)半導体の搭載部を中心として周辺に至る電気回路
を形成せる実装基板の対向する両側に折部を形成し、該
実装基板をソケットの凹部に嵌入し、該ソケットの凹部
の内側面部より底部外に挿通するソケット端子の内端部
を該実装基板の折部に配した電気回路のリード線に弾接
せしめて成る半導体の実装パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58139664A JPS6031252A (ja) | 1983-07-29 | 1983-07-29 | 半導体の実装パッケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58139664A JPS6031252A (ja) | 1983-07-29 | 1983-07-29 | 半導体の実装パッケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6031252A true JPS6031252A (ja) | 1985-02-18 |
Family
ID=15250540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58139664A Pending JPS6031252A (ja) | 1983-07-29 | 1983-07-29 | 半導体の実装パッケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6031252A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS498168A (ja) * | 1972-05-10 | 1974-01-24 |
-
1983
- 1983-07-29 JP JP58139664A patent/JPS6031252A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS498168A (ja) * | 1972-05-10 | 1974-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4975763A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
US4147889A (en) | Chip carrier | |
US4167647A (en) | Hybrid microelectronic circuit package | |
US5275975A (en) | Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material | |
KR20010078712A (ko) | 칩 스택 및 그 제조 방법 | |
JP2002510148A (ja) | 複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
JPH0570316B2 (ja) | ||
US4885662A (en) | Circuit module connection system | |
US5455741A (en) | Wire-lead through hole interconnect device | |
JPH0730059A (ja) | マルチチップモジュール | |
JPH0773117B2 (ja) | 半導体パッケ−ジ | |
US4926547A (en) | Method for manufacturing a modular semiconductor power device | |
KR100843734B1 (ko) | 반도체 전력용 모듈 및 그 제조방법 | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
JPS6031252A (ja) | 半導体の実装パッケ−ジ | |
JPS59107551A (ja) | 半導体装置 | |
JPS5914894B2 (ja) | セラミツクパツケ−ジ | |
JPH0246035Y2 (ja) | ||
JPS60254646A (ja) | 半導体装置 | |
JPH06216492A (ja) | 電子装置 | |
JP3589941B2 (ja) | 半導体装置 | |
JPH0519974Y2 (ja) | ||
KR940003374B1 (ko) | 반도체소자 패키지 | |
JPS61113223A (ja) | リ−ドレス型電解コンデンサ | |
JP2881264B2 (ja) | 搭載用凹部を有する電子部品搭載用基板 |