JPS6030241A - ディジタル信号の変復調装置 - Google Patents
ディジタル信号の変復調装置Info
- Publication number
- JPS6030241A JPS6030241A JP13884983A JP13884983A JPS6030241A JP S6030241 A JPS6030241 A JP S6030241A JP 13884983 A JP13884983 A JP 13884983A JP 13884983 A JP13884983 A JP 13884983A JP S6030241 A JPS6030241 A JP S6030241A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- data
- demodulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はディジタル信号の伝送に使用される変復調装
置に関する。
置に関する。
周知のように、ＰＣＭ信号の変復調方式として代表的な
ものには、２相ＰＳＫ方式（以下、ＢＰＳＫと称す）、
４相ＰＳＫ方式（以下、ＱＰＳＫと称す）、４相ＰＳＫ
方式の変形例として直交する２軸の変調信号をビットレ
ートの逆数Ｔ（ＴはＩ、Ｑ各軸のシン＋１？ルレート逆
数のＷ）だけオフセットさせたオフセット４相Ｐ８Ｋ
（以下、０ＱＰＳＫと称す）がある。
ものには、２相ＰＳＫ方式（以下、ＢＰＳＫと称す）、
４相ＰＳＫ方式（以下、ＱＰＳＫと称す）、４相ＰＳＫ
方式の変形例として直交する２軸の変調信号をビットレ
ートの逆数Ｔ（ＴはＩ、Ｑ各軸のシン＋１？ルレート逆
数のＷ）だけオフセットさせたオフセット４相Ｐ８Ｋ
（以下、０ＱＰＳＫと称す）がある。
前記ＢＰＳＫ ｌ−ｊ： ＱＰＳＫに比べ変復調装置の
構成が容易となる反面伝送帯域幅が２倍になるという欠
点を有する。逆に、ＱＰＳＫは伝送帯域幅がＢＰＳＫの
歿となる利点を有するものの、復調装置の構成が複雑と
なる欠点を有している。また、両者ともシンがルの変換
点で１８０°の位相変化が生じるため、信号のエンペロ
ーブ変化が大きく、例えば衛星通信のように、衛星の電
力増幅器にＴＷＴ （進行波管）等の非線形回路が介在
する通信システムでは、サイドバンドが生じ、チャンネ
ル間干渉等の問題が生じるものであった。
構成が容易となる反面伝送帯域幅が２倍になるという欠
点を有する。逆に、ＱＰＳＫは伝送帯域幅がＢＰＳＫの
歿となる利点を有するものの、復調装置の構成が複雑と
なる欠点を有している。また、両者ともシンがルの変換
点で１８０°の位相変化が生じるため、信号のエンペロ
ーブ変化が大きく、例えば衛星通信のように、衛星の電
力増幅器にＴＷＴ （進行波管）等の非線形回路が介在
する通信システムでは、サイドバンドが生じ、チャンネ
ル間干渉等の問題が生じるものであった。
そこで、工／ペロープ変化を小さくする方式として前記
０ＱＰＳＫが考案された。この方式は符号の変換点にお
ける位相変化が９０°であるため、エンベロープの変化
は前記２方式に比べて小さいが、直交する２軸の変調信
号がＴｓｅｃオフセットしているため、復調装置におい
て、再生キャリアの位相により、２系統の復調出力信号
のタイミング関係が変化する。したがって、再生キャリ
アが雑音等の影響等で９０°異なる安定点に遷移した場
合、復調出力のタイミングがＴｓｅｃ遷移する。このた
め、クロック再生回路が一度同期はずれの状態となるた
め、バースト誤シ等の品質の劣化を招来するという欠点
を有するものであった。
０ＱＰＳＫが考案された。この方式は符号の変換点にお
ける位相変化が９０°であるため、エンベロープの変化
は前記２方式に比べて小さいが、直交する２軸の変調信
号がＴｓｅｃオフセットしているため、復調装置におい
て、再生キャリアの位相により、２系統の復調出力信号
のタイミング関係が変化する。したがって、再生キャリ
アが雑音等の影響等で９０°異なる安定点に遷移した場
合、復調出力のタイミングがＴｓｅｃ遷移する。このた
め、クロック再生回路が一度同期はずれの状態となるた
め、バースト誤シ等の品質の劣化を招来するという欠点
を有するものであった。
この発明は上記事情に基づいてなされたものであり、そ
の目的とするところは、０ＱＰＳＫ方式と同様の伝送帯
域幅を有するとともにエンベローノ変化が少なり、シか
も、再生搬送波のサイクルスリツノ時におけるクロック
信号の同期はずれが生じないディジタル信号の変彷調装
置を提供しようとするものである。
の目的とするところは、０ＱＰＳＫ方式と同様の伝送帯
域幅を有するとともにエンベローノ変化が少なり、シか
も、再生搬送波のサイクルスリツノ時におけるクロック
信号の同期はずれが生じないディジタル信号の変彷調装
置を提供しようとするものである。
この発明は変調装置側でＡに分周されたクロック信号を
用いて入力ＰＣＭデータの符号を変換した後４相位相変
調し、復調装置側で受信信号を２逓倍した後２相同期検
波して前記ＰＣＭデータおよびクロック信号を生成する
ものである。
用いて入力ＰＣＭデータの符号を変換した後４相位相変
調し、復調装置側で受信信号を２逓倍した後２相同期検
波して前記ＰＣＭデータおよびクロック信号を生成する
ものである。
以下、この発明の一実施例について図面を参照して説明
する。
する。
第１図は変調装置の構成を示すものである。
ＰＣＭデータ信号信号は送信符号変換回路１ｏを構成す
る排他的論理和回路（以下、ＥＸ−オア回路と称す）７
１．１ｚの一方あるいは他方゛入力端に供給される。こ
れらＥＸ−オア回路１１．．１２の出力信号はそれぞれ
Ｄ−７！Ｊツグ・フロッゾ回路（以下、Ｄ−Ｆ−Ｆ回路
と称す） Ｊ、９．１４のＤ入力端に供給される。この
Ｔ）−Ｆ−Ｆ回路１３のクロック信号入力端ＣＫにはフ
リラグ・７０ッ７″回路（以下、Ｆ−Ｆ回路と称す）１
５によって捧に分周され、インバータ回路１６によシ反
転されたクロック信号μＣＬが供給される。また前記Ｄ
−Ｆ−Ｆ回路１４のクロック信号入力端ＣＫには前記Ｆ
−Ｆ’回路１５よシ出力される凭に分周されたクロック
信号１７％ＣＬが供給される。これらＤ−Ｆ −Ｆ回路
１３．１４の出力信号は前記ＥＸ〜オア回路１２．１１
の一方あるいは他方入力端に供給されるとともに、変調
器１７．１８にそれぞれ供給される。この変調器１２に
は搬送波発振器１９より出力される搬送波信号が供給さ
れ、変調器１８には前記搬送波信号が９０°位相器２０
を介して供給される。これら変調器１７．１８の出力信
号は合成器２１に供給され、との弥成器２１より送信信
号ｆ ｏ （０ＱＰＳＫ信号）が出力される。
る排他的論理和回路（以下、ＥＸ−オア回路と称す）７
１．１ｚの一方あるいは他方゛入力端に供給される。こ
れらＥＸ−オア回路１１．．１２の出力信号はそれぞれ
Ｄ−７！Ｊツグ・フロッゾ回路（以下、Ｄ−Ｆ−Ｆ回路
と称す） Ｊ、９．１４のＤ入力端に供給される。この
Ｔ）−Ｆ−Ｆ回路１３のクロック信号入力端ＣＫにはフ
リラグ・７０ッ７″回路（以下、Ｆ−Ｆ回路と称す）１
５によって捧に分周され、インバータ回路１６によシ反
転されたクロック信号μＣＬが供給される。また前記Ｄ
−Ｆ−Ｆ回路１４のクロック信号入力端ＣＫには前記Ｆ
−Ｆ’回路１５よシ出力される凭に分周されたクロック
信号１７％ＣＬが供給される。これらＤ−Ｆ −Ｆ回路
１３．１４の出力信号は前記ＥＸ〜オア回路１２．１１
の一方あるいは他方入力端に供給されるとともに、変調
器１７．１８にそれぞれ供給される。この変調器１２に
は搬送波発振器１９より出力される搬送波信号が供給さ
れ、変調器１８には前記搬送波信号が９０°位相器２０
を介して供給される。これら変調器１７．１８の出力信
号は合成器２１に供給され、との弥成器２１より送信信
号ｆ ｏ （０ＱＰＳＫ信号）が出力される。
一方、第２図は復調装置の構成を示すものである。受信
信号ｆｏは２逓倍器２２を介して２相同期検波型復調装
置２３を構成する同期検波器２４に供給されるとともに
、搬送波ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ
）回路２５に供給される。
信号ｆｏは２逓倍器２２を介して２相同期検波型復調装
置２３を構成する同期検波器２４に供給されるとともに
、搬送波ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ
）回路２５に供給される。
この搬送波ＰＬＬ回路２５によって生成された搬送波信
号は前記検波器２４に供給される。この検波器２４の出
力信号は周知の識別回路２６に供給されるとともに、ク
ロックＰＬＬ回Ｉｉ！３２７に供給される。このクロッ
クＰＬＬ回路２７において生成されたクロック信号ＣＬ
は前記識別回路２６に供給され、この識別回路２６では
クロック信号ＣＬに基づいてデータＤＫの識別が行われ
る。
号は前記検波器２４に供給される。この検波器２４の出
力信号は周知の識別回路２６に供給されるとともに、ク
ロックＰＬＬ回Ｉｉ！３２７に供給される。このクロッ
クＰＬＬ回路２７において生成されたクロック信号ＣＬ
は前記識別回路２６に供給され、この識別回路２６では
クロック信号ＣＬに基づいてデータＤＫの識別が行われ
る。
上記構成において、第３図を用いて第１図に示す変調装
置の動作について説明する。尚、第１図において第３図
と同一部分には同一符号を伺す。
置の動作について説明する。尚、第１図において第３図
と同一部分には同一符号を伺す。
入力データＤｋとＤ−Ｆ−Ｆ回路１３．１４の出力信号
ＣＩ、 ｃＱＯ間には次のような関係式が成立する。
ＣＩ、 ｃＱＯ間には次のような関係式が成立する。
このような関係にあるＤ−Ｆ−Ｆ回路１３．１４の出力
信号Ｃｔ、ＣｑＩｒｉ変調器１７．１８に供給され、こ
れらの信号によって直交する２つの搬送波信号が変調さ
れる。この変調出力信号は合成器２１において合成され
、送信信号ｆＯ（０ＱＰＳｒ＜信号）が出力される。
信号Ｃｔ、ＣｑＩｒｉ変調器１７．１８に供給され、こ
れらの信号によって直交する２つの搬送波信号が変調さ
れる。この変調出力信号は合成器２１において合成され
、送信信号ｆＯ（０ＱＰＳｒ＜信号）が出力される。
ところで、前記（１）式は次式（２）のように変形可能
である。
である。
ここで、仮シに前記Ｄ−Ｆ−Ｆ回路１３．１４の出力信
号の排他的論理和をＦとおくと、Ｆ２に＋Ｆ２ Ｋ−１
は次式で与えられる。
号の排他的論理和をＦとおくと、Ｆ２に＋Ｆ２ Ｋ−１
は次式で与えられる。
（３）式から明らかなように、Ｄ−Ｆ−Ｆ回路１３．１
４の出力信号Ｃ，、Ｃｑの排他的論理和をめると、その
結果Ｆ２Ｋ ｒ Ｆ２に−１は入力データＤ２ｘ ｌ
Ｄ２に−１と一致する。即ち、第１図に示す変調装置よ
シ出力される４相位相変調信号を復調する場合、その復
調過程で前記のように２軸のデータの排他的論理和をめ
れば、原ＰＣＭデータＤｉを得ることができる。
４の出力信号Ｃ，、Ｃｑの排他的論理和をめると、その
結果Ｆ２Ｋ ｒ Ｆ２に−１は入力データＤ２ｘ ｌ
Ｄ２に−１と一致する。即ち、第１図に示す変調装置よ
シ出力される４相位相変調信号を復調する場合、その復
調過程で前記のように２軸のデータの排他的論理和をめ
れば、原ＰＣＭデータＤｉを得ることができる。
次に、上記考え方に基づいて第２図に示す復調装置の動
作について説明する。
作について説明する。
受信された４相位相変調信号は２逓倍器２２を介して２
相同期検波型復調装置２３に供給される。ここで、前記
変調装置のＩ、Ｑ軸の符号とＱＰＳＫ信号の位相の関係
を第４図に示す如く定義すると、変調装置のＩ、Ｑ軸の
符号と、２相同期検波型復調装置２３における出力デー
タＤ１との間には表１に示す関係が生じる。
相同期検波型復調装置２３に供給される。ここで、前記
変調装置のＩ、Ｑ軸の符号とＱＰＳＫ信号の位相の関係
を第４図に示す如く定義すると、変調装置のＩ、Ｑ軸の
符号と、２相同期検波型復調装置２３における出力デー
タＤ１との間には表１に示す関係が生じる。
表 １
尚、表１は再生キャリアの位相が１８０°の場合である
。０°のときは出力データが反転する。
。０°のときは出力データが反転する。
表１から明らかなように、２逓倍した後２相同期検波型
復調して得られるデータは前記変調装置におけるＩ、Ｑ
軸の排他的論理和（あるいはその反転データ）となって
いる。したがって、変調装置において送信符号変換を行
った後、４相位相変調した信号は復調装置において２逓
倍後、２相同期検波型復調することによシ、原ＰＣＭデ
ータを生成することができる。
復調して得られるデータは前記変調装置におけるＩ、Ｑ
軸の排他的論理和（あるいはその反転データ）となって
いる。したがって、変調装置において送信符号変換を行
った後、４相位相変調した信号は復調装置において２逓
倍後、２相同期検波型復調することによシ、原ＰＣＭデ
ータを生成することができる。
尚、前記復調装置の再生搬送波位相が００あるいは１８
００でデータの極性が異なるが、これは送信側で差動符
号化し、受信側で差動復号化するＢＰＳＫ方式あるいは
フレームパターン等、既知の・リー／を復調側で検出し
て極性を制御するコヒーレン） ＢＰＳＫ方式のいずれ
でもそのアンビギーイティを除去することができる。
００でデータの極性が異なるが、これは送信側で差動符
号化し、受信側で差動復号化するＢＰＳＫ方式あるいは
フレームパターン等、既知の・リー／を復調側で検出し
て極性を制御するコヒーレン） ＢＰＳＫ方式のいずれ
でもそのアンビギーイティを除去することができる。
上記実施例によれば、変調装置において入力ＰＣＭデー
タを互いに’ｒｓｅｅだけずれた２系列のデータに変換
して４相位相変調している。したがって、この変調装置
よシ出力される信号は０ＱＰＳＫ信号と同一の伝送帯域
を有し、エンペロー！変化もＢＰＳＫ 、 ＱＰＳＫ方
式に比べて小さい利点を有している。このため、衛星通
信のように非線形回路が伝送路中に介在する通信系では
ＱＰＳＫ 、 ＢＰＳＫ方式に比べて有利である。
タを互いに’ｒｓｅｅだけずれた２系列のデータに変換
して４相位相変調している。したがって、この変調装置
よシ出力される信号は０ＱＰＳＫ信号と同一の伝送帯域
を有し、エンペロー！変化もＢＰＳＫ 、 ＱＰＳＫ方
式に比べて小さい利点を有している。このため、衛星通
信のように非線形回路が伝送路中に介在する通信系では
ＱＰＳＫ 、 ＢＰＳＫ方式に比べて有利である。
また、復調装置において、受信信号を２逓倍した後復調
している。したがって、シンデルレートが２倍となるた
め、０ＱＰＳＫ方式の復調装置における欠点であった再
生搬送波のサイクルスリラグ時におけるクロックＰＬＬ
回路２６の同期はずれという問題が生じない利点を有し
ている。
している。したがって、シンデルレートが２倍となるた
め、０ＱＰＳＫ方式の復調装置における欠点であった再
生搬送波のサイクルスリラグ時におけるクロックＰＬＬ
回路２６の同期はずれという問題が生じない利点を有し
ている。
さらに、復調装置の構成はＢＰＳＫに近似した簡易なも
のであるため、製造コストが低く有利なものである。
のであるため、製造コストが低く有利なものである。
次に、変復調装置の変形例について説明する。
尚、第１図、第２図 と同一部分には同一符号を付す。
前記実施例では変調装置に送信符号変換回路１０を設け
るとともに、復調装置に２逓倍器２２を設け、２逓倍後
の信号が原ＰＣＭデータと同一または極性の反転した状
態となるような変換を行っているが、第５図、第６図に
示すような構成としてもよい。
るとともに、復調装置に２逓倍器２２を設け、２逓倍後
の信号が原ＰＣＭデータと同一または極性の反転した状
態となるような変換を行っているが、第５図、第６図に
示すような構成としてもよい。
第５図は変調装置を示すものであシ、入力ＰＣＭデータ
ＤＫはシリアル／パラレル（Ｓ／Ｐ）変換器５ノを介し
て変調器１７．１８に供給される。
ＤＫはシリアル／パラレル（Ｓ／Ｐ）変換器５ノを介し
て変調器１７．１８に供給される。
第６図は復調装置を示すものであシ、識別回路２６の出
力信号はＥＸ−オア回路６１ 、Ｔｓｅｃの遅延時間を
有する遅延回路６２から構成される符号変換回路６３に
供給される。
力信号はＥＸ−オア回路６１ 、Ｔｓｅｃの遅延時間を
有する遅延回路６２から構成される符号変換回路６３に
供給される。
第５図、第６図申告部の信号には次の関係が成立する。
ＣＩ、Ｋ ＝Ｄ２Ｋ Ｉ ＣＱ、Ｋ ＝ Ｄ２に一１Ｅ
２に−１：ＣＩ、に−１■ＣＱＩＫ Ｅ２Ｋ ＝ ＣＩ、に■ｃＱ、Ｋ Ｆ２に＝Ｆ２に一１■Ｅ２に ここで、 Ｆ２に■Ｆ２に一１＝Ｆ２ｘ−１■Ｆ２に一１■Ｅ２に
＝ Ｅ２Ｋ ＝ＣＩ、に■ＣＱ、に ＝Ｄ２に■Ｄ２ Ｋ−１ となる。したがって、符号変換回路６３の出力信号Ｆは
初期値の状態により変調装置の入力ＰＣＭデータＤＫあ
るいはその反転となることがわかる。極性の反転または
非反転は前記実施例と同様にして解くことができる。
２に−１：ＣＩ、に−１■ＣＱＩＫ Ｅ２Ｋ ＝ ＣＩ、に■ｃＱ、Ｋ Ｆ２に＝Ｆ２に一１■Ｅ２に ここで、 Ｆ２に■Ｆ２に一１＝Ｆ２ｘ−１■Ｆ２に一１■Ｅ２に
＝ Ｅ２Ｋ ＝ＣＩ、に■ＣＱ、に ＝Ｄ２に■Ｄ２ Ｋ−１ となる。したがって、符号変換回路６３の出力信号Ｆは
初期値の状態により変調装置の入力ＰＣＭデータＤＫあ
るいはその反転となることがわかる。極性の反転または
非反転は前記実施例と同様にして解くことができる。
このように、変調装置ではＰＣＭデータをシリアル／パ
ラレル変換した後４相位相変調し、復調装置において、
受信信号を２逓倍した後得調し、このα副出力信号の符
号を変換するようにしても前記実施例と同様の効果を得
ることができる。
ラレル変換した後４相位相変調し、復調装置において、
受信信号を２逓倍した後得調し、このα副出力信号の符
号を変換するようにしても前記実施例と同様の効果を得
ることができる。
次に、差動符号化／復号化を前提とした場合、Ｍ５図、
第６図はそれぞれ第７図、第８図に示すＪ−４成七され
る。尚、第７図、第８図において、第５図、第６図と同
一部分には同一符号を付し、異なる部分についてのみ説
明する。
第６図はそれぞれ第７図、第８図に示すＪ−４成七され
る。尚、第７図、第８図において、第５図、第６図と同
一部分には同一符号を付し、異なる部分についてのみ説
明する。
Ｍ７図に示す変調装置において、シリアル／・ぐラレル
変換器５ノの出方信号はそれぞれ例えば２ Ｔｓｅｃの
遅延時間を有する遅延回路およびＥＸ−オア回路からな
る周知のモード２和分論理部７１．７２に供給される。
変換器５ノの出方信号はそれぞれ例えば２ Ｔｓｅｃの
遅延時間を有する遅延回路およびＥＸ−オア回路からな
る周知のモード２和分論理部７１．７２に供給される。
これらモード２和分論理部７１．７２の出力信号は変調
器１７゜ノ８に供給される。
器１７゜ノ８に供給される。
第８図は復調装置を示すものであシ、識別回路２６の出
力信号は例えば２ Ｔｓｅｃの〃延時間を有する遅延回
路およびＥＸ−オア回路からなる周知のモード２差分論
理部８１に供給され、このモード２差分論理部８１よシ
原ＰＣＭデータＤＫが出力される。
力信号は例えば２ Ｔｓｅｃの〃延時間を有する遅延回
路およびＥＸ−オア回路からなる周知のモード２差分論
理部８１に供給され、このモード２差分論理部８１よシ
原ＰＣＭデータＤＫが出力される。
第７図、第８図申告部の信号には次の関係が成立する。
ＳＩ ＋ Ｋ ” Ｄ２Ｋ ＩＳＱ ＋ Ｋ−Ｄ２ Ｋ
−１ＣＩ、ｘ ＝ Ｓｌ、に■Ｃｒ、ｐｃ−１、’、Ｃ
Ｉ、ＫＯＣＩ、に−１＝ Ｓｌ、ＫＣＱ、に２ＳＱ、に
■ｃｑ、 Ｋ−１ ・°・ＣＱ、に■ＣＱ、に−１＝ ｓＱ、ＫＥ２Ｋ ”
” ＣＩ、に■ＣＱ、Ｋ Ｅ２に−１”’ ＣＩ、に−１■ＣＱ、ＫＦ２Ｋ ＝
Ｆ２にΦＥ２に−１ Ｆ２に−１＝ Ｆ２に一１■Ｅ２に一２以上よシ、 Ｆ２Ｋ ＝ Ｅ２Ｋ ＋ Ｆ２に−１ −Ｃ１，に■ｃＱ、に■Ｃ１，に−ｊ■ＣＱＩＫ＝ＣＩ
、に■自、に−１ ＝Ｓｌ、Ｋ ”” Ｄ２Ｋ Ｆ２に−１”’ Ｆ２に一１■Ｅ２に−ｚ＝ＣＩ、に一
１■ＣＱ、に■ＣＩ、に一１■ｃＱ、 Ｋ−１＝ ｃｑ
、に＋ＣＱ、に−ｊ ＝ＳＱ、Ｋ ” Ｄ２に−１ となシ、上記第７図、第８図に示す、構成によれば、変
調装置に入力されたＰＣＭ７ｊ−夕が復調装＋ｔｑにお
いて完全に再生される。
−１ＣＩ、ｘ ＝ Ｓｌ、に■Ｃｒ、ｐｃ−１、’、Ｃ
Ｉ、ＫＯＣＩ、に−１＝ Ｓｌ、ＫＣＱ、に２ＳＱ、に
■ｃｑ、 Ｋ−１ ・°・ＣＱ、に■ＣＱ、に−１＝ ｓＱ、ＫＥ２Ｋ ”
” ＣＩ、に■ＣＱ、Ｋ Ｅ２に−１”’ ＣＩ、に−１■ＣＱ、ＫＦ２Ｋ ＝
Ｆ２にΦＥ２に−１ Ｆ２に−１＝ Ｆ２に一１■Ｅ２に一２以上よシ、 Ｆ２Ｋ ＝ Ｅ２Ｋ ＋ Ｆ２に−１ −Ｃ１，に■ｃＱ、に■Ｃ１，に−ｊ■ＣＱＩＫ＝ＣＩ
、に■自、に−１ ＝Ｓｌ、Ｋ ”” Ｄ２Ｋ Ｆ２に−１”’ Ｆ２に一１■Ｅ２に−ｚ＝ＣＩ、に一
１■ＣＱ、に■ＣＩ、に一１■ｃＱ、 Ｋ−１＝ ｃｑ
、に＋ＣＱ、に−ｊ ＝ＳＱ、Ｋ ” Ｄ２に−１ となシ、上記第７図、第８図に示す、構成によれば、変
調装置に入力されたＰＣＭ７ｊ−夕が復調装＋ｔｑにお
いて完全に再生される。
さらに、上記各実施例では変調装置の高周波段または中
間周波段に２逓倍器２２を設けたが、第９図に示す如く
ベースバンドで逓倍するようにしてもよい。即ち、第９
図において、受信信号ｆｏは同期検波器９７，９２、搬
送波Ｉ）ＬＬ回路９３．９０°位相器９４からなる周知
のＱＰＳＫ信号の復調回路９５に供給される。この復調
回路９５よシ出力される復調軸の異なる出力信号は乗算
器９６に供給される。この乗算器９６の出力信号は識別
回路２６およびクロックＰＬＬ回路２７に供給される。
間周波段に２逓倍器２２を設けたが、第９図に示す如く
ベースバンドで逓倍するようにしてもよい。即ち、第９
図において、受信信号ｆｏは同期検波器９７，９２、搬
送波Ｉ）ＬＬ回路９３．９０°位相器９４からなる周知
のＱＰＳＫ信号の復調回路９５に供給される。この復調
回路９５よシ出力される復調軸の異なる出力信号は乗算
器９６に供給される。この乗算器９６の出力信号は識別
回路２６およびクロックＰＬＬ回路２７に供給される。
このような構成とすれば、高周波または中間周波数が高
く、２逓倍器が実現困雌な場合でもベースバンドで逓倍
できるため有利である。
く、２逓倍器が実現困雌な場合でもベースバンドで逓倍
できるため有利である。
尚、上記構成において、乗算器２９に代えてＥＸ−オア
回路を使用することも可能である。
回路を使用することも可能である。
以上、詳述したようにこの発明によれば、０ＱＰＳＫ方
式と同様の伝送帯域幅を有するとともにエンベロープ変
化が少なく、シかも、再生搬送波のサイクルスリップ時
におけるクロック信号の同期はずれが生じないディノタ
ル信号の変了り調装置４を提供できる。
式と同様の伝送帯域幅を有するとともにエンベロープ変
化が少なく、シかも、再生搬送波のサイクルスリップ時
におけるクロック信号の同期はずれが生じないディノタ
ル信号の変了り調装置４を提供できる。
第１図、第２図はこの発明に係わるデ５ｆノタル信号の
変復調装置の一実施例を示すものであシ、第１図は変調
装置を示す構成図、第２図は復調装置を示す構成図、第
３図は第１図の動作を説明するために示す図、第４図は
第２図の動ぺ・ 作全説明するために示す図、第５図乃至第９図ディノタ
ル信号の変復調装置の変形例を示すものであり、第５図
、第７図はそれぞれ変調装置全庁す４１１１成図、第６
図、第８図、第９図はそれぞれ復調装置を示す構成図で
ある。 ＤＫ・・・ＰＣＭデータ、ＣＬ・・・クロック信号１．
１０・・・送信符号変換回路、１１．１２・・・排他的
論理和回路、１３．１４・・・Ｄ−スリップ・フロッグ
回ｆｈ６、ｉ ｓ・・・フリラグ・フロッゾ回路、１７
゜１８・・・変調器、２２・・・２逓倍器、２３・・・
２相同期検波復調装置。 出願人代理人 弁理士 鈴 江 武 彦第１図 １ｑ 第２図 ３ ノ 第３図 第４図 （１１）
変復調装置の一実施例を示すものであシ、第１図は変調
装置を示す構成図、第２図は復調装置を示す構成図、第
３図は第１図の動作を説明するために示す図、第４図は
第２図の動ぺ・ 作全説明するために示す図、第５図乃至第９図ディノタ
ル信号の変復調装置の変形例を示すものであり、第５図
、第７図はそれぞれ変調装置全庁す４１１１成図、第６
図、第８図、第９図はそれぞれ復調装置を示す構成図で
ある。 ＤＫ・・・ＰＣＭデータ、ＣＬ・・・クロック信号１．
１０・・・送信符号変換回路、１１．１２・・・排他的
論理和回路、１３．１４・・・Ｄ−スリップ・フロッグ
回ｆｈ６、ｉ ｓ・・・フリラグ・フロッゾ回路、１７
゜１８・・・変調器、２２・・・２逓倍器、２３・・・
２相同期検波復調装置。 出願人代理人 弁理士 鈴 江 武 彦第１図 １ｑ 第２図 ３ ノ 第３図 第４図 （１１）
Claims (1)
- クロック信号をＡに分周し、この分周されたクロック信
号によシ入力ＰＣＭデータを交互に２分配して互いに相
手側の１シン１ｔル前のデータと排他的論理和演算を行
うとともに、２系列データをビットレートの逆数だけず
らす手段と、この手段の出力信号を４相位相変調する手
段とからなる変調装置と、受信信号を高周波段あるいは
中間周波段で２逓倍する手段と、この２逓倍された信号
を同期検波する手段と、この検波された信号よ）前記Ｐ
ＣＭデータおよびクロック信号を生成する手段とからな
る復調装置とを具備したことを特徴とするディジタル信
号の変復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13884983A JPS6030241A (ja) | 1983-07-29 | 1983-07-29 | ディジタル信号の変復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13884983A JPS6030241A (ja) | 1983-07-29 | 1983-07-29 | ディジタル信号の変復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6030241A true JPS6030241A (ja) | 1985-02-15 |
Family
ID=15231605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13884983A Pending JPS6030241A (ja) | 1983-07-29 | 1983-07-29 | ディジタル信号の変復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030241A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294664A (ja) * | 1985-06-21 | 1986-12-25 | Hitachi Ltd | Ｐｃｍ記録方法及び記録再生装置 |
| JPS61294665A (ja) * | 1985-06-21 | 1986-12-25 | Hitachi Ltd | Ｐｃｍ記録再生装置 |
-
1983
- 1983-07-29 JP JP13884983A patent/JPS6030241A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294664A (ja) * | 1985-06-21 | 1986-12-25 | Hitachi Ltd | Ｐｃｍ記録方法及び記録再生装置 |
| JPS61294665A (ja) * | 1985-06-21 | 1986-12-25 | Hitachi Ltd | Ｐｃｍ記録再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4045796A (en) | Correlation system for pseudo-random noise signals | |
| USRE43224E1 (en) | Data aided symbol timing system for precoded continuous phase modulated signals | |
| JPH0746218A (ja) | ディジタル復調装置 | |
| JPH10112695A (ja) | スペクトル拡散パルス位置変調通信方式 | |
| JPH06318962A (ja) | 時分割多重通信チャネル用ディジタル復調方法及び回路 | |
| US4942592A (en) | Synchronous receiver for minimum shift keying transmission | |
| JPH09223983A (ja) | スペクトラム拡散通信用送信機及び受信機 | |
| US4500856A (en) | Simplified minimum shift keying modulator | |
| JPS6030241A (ja) | ディジタル信号の変復調装置 | |
| DK163906B (da) | Kobling til genvinding af et taktsignal fra et vinkelmoduleret baeresignal med modulationsindex m = 0,5. | |
| JPS6347313B2 (ja) | ||
| US5841815A (en) | Data receiver for correcting a phase of a received phase-modulated signal | |
| KR100226994B1 (ko) | 파이/4 qpsk 디지털 복조 방법 및 장치 | |
| JP3457099B2 (ja) | 並列組合せスペクトル拡散送受信システム | |
| JPH0222583B2 (ja) | ||
| JPH066397A (ja) | 遅延検波器 | |
| JPS5925502B2 (ja) | Ｍｓｋ信号の同期復調方式 | |
| KR950003667B1 (ko) | 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치 | |
| JPS61294954A (ja) | オフセツト４相差動ｐｓｋ変復調装置 | |
| JPS60183858A (ja) | Ｍｓｋ復調器のクロツク同期回路 | |
| JPS6212241A (ja) | デイジタル伝送方式 | |
| JPH1028149A (ja) | クロック再生回路 | |
| JP2689806B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JPS6025939B2 (ja) | オフセツトｑｐｓｋ同期信号抽出器 | |
| JPS63260244A (ja) | デイジタル信号伝送方法 |