JPS60261177A - 化合物半導体電界効果トランジスタ - Google Patents
化合物半導体電界効果トランジスタInfo
- Publication number
- JPS60261177A JPS60261177A JP11656584A JP11656584A JPS60261177A JP S60261177 A JPS60261177 A JP S60261177A JP 11656584 A JP11656584 A JP 11656584A JP 11656584 A JP11656584 A JP 11656584A JP S60261177 A JPS60261177 A JP S60261177A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- field effect
- effect transistor
- thereafter
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 150000001875 compounds Chemical class 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 6
- 239000011574 phosphorus Substances 0.000 claims abstract description 6
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 5
- 238000000137 annealing Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- -1 phosphorus ions Chemical class 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000005979 thermal decomposition reaction Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229940125904 compound 1 Drugs 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はショットキ障壁を用いた化合物゛１′１体型界
効果トランジスタに関するものである１゜〔発明の背景
〕 従来のショクｉ・キ接合を用いた電界動床１〜ランジス
タはショッ１〜キ電極として金属を用いていた。
効果トランジスタに関するものである１゜〔発明の背景
〕 従来のショクｉ・キ接合を用いた電界動床１〜ランジス
タはショッ１〜キ電極として金属を用いていた。
すなわち、半導体と金属を接触させると整流性ができる
。半導体と金属との界面に障壁（バリア）が生じ、その
大きさは半導体と金属とで固有の値を持つ。
。半導体と金属との界面に障壁（バリア）が生じ、その
大きさは半導体と金属とで固有の値を持つ。
所で、ショットキ接合を用いた電界効果トランジスタは
第１図に示すようにソース・ドレインのオーミック電極
（５，６）およびショットキ接合を形成するグー１〜電
極４からなる。電界効果トランジスタはソース５．ゲー
ト４間に電流が流れると動作しなくなる。電界効果トラ
ンジスタの性能向上の°つにゲート電極に電流を流さな
いようにする事である。従来の金属をゲート電極に用い
ると、バリアの高さは余り犬きくとれず、大きい電圧（
ＩＩチャンネルに対し正の電圧、Ｐチャンネルに対し負
の電圧）が印加できないという欠点があった。
第１図に示すようにソース・ドレインのオーミック電極
（５，６）およびショットキ接合を形成するグー１〜電
極４からなる。電界効果トランジスタはソース５．ゲー
ト４間に電流が流れると動作しなくなる。電界効果トラ
ンジスタの性能向上の°つにゲート電極に電流を流さな
いようにする事である。従来の金属をゲート電極に用い
ると、バリアの高さは余り犬きくとれず、大きい電圧（
ＩＩチャンネルに対し正の電圧、Ｐチャンネルに対し負
の電圧）が印加できないという欠点があった。
この欠点はショットキ接合を用いた電界効果１ヘランジ
スタを集積回路にする上で大きな欠点であった。
スタを集積回路にする上で大きな欠点であった。
本発明はこうしたゲート電極の好ましい材料を探索した
ものであるが、電極材料としてアモルファス材料を用い
た例も存在する。
ものであるが、電極材料としてアモルファス材料を用い
た例も存在する。
たとえば、Ｊ ａｐａｎｅｓｅ Ｊ ｏｕｒｎａｌ、
ｏｆ Ａｐｐｌｊ、ｅｄＰｈｙｓｉｃｓ Ｖｏｌ、２１
． Ｎｏ、１１ Ｎｏｖ、１９８２゜ｐａｇｅ １１５
９−１５６５の” Ａ ｍｏｒｐｌ＋ｏｕｓＳｉｌｉｃ
ｏｎ Ｇｅｒｍａｎｉｕｍ Ｂｏｌｏｎ Ａｌ１．ｏｙ
ａｐｐｌｊ、ｅｄｔｏ ｌｏｗ １ｏｓｓ ａｎｄ
ｈｉｇｈ ５ｐｅｅｄ Ｄｉｏｄｅ ” に示されてい
る。
ｏｆ Ａｐｐｌｊ、ｅｄＰｈｙｓｉｃｓ Ｖｏｌ、２１
． Ｎｏ、１１ Ｎｏｖ、１９８２゜ｐａｇｅ １１５
９−１５６５の” Ａ ｍｏｒｐｌ＋ｏｕｓＳｉｌｉｃ
ｏｎ Ｇｅｒｍａｎｉｕｍ Ｂｏｌｏｎ Ａｌ１．ｏｙ
ａｐｐｌｊ、ｅｄｔｏ ｌｏｗ １ｏｓｓ ａｎｄ
ｈｉｇｈ ５ｐｅｅｄ Ｄｉｏｄｅ ” に示されてい
る。
本発明の目的は上記欠点を解決すべく、ショットキ電極
に隣や砒素を含有する多結晶シリコン（以下、多結晶Ｓ
〕と略記する）を用いた化合物１′。
に隣や砒素を含有する多結晶シリコン（以下、多結晶Ｓ
〕と略記する）を用いた化合物１′。
導体のショットキ型電界効果トランジスタを提供するこ
とにある。
とにある。
本発明の骨子は下記のようになる。
化合物半導体を用いた電界効果トランジスターを構成す
るに当ってショットキ電極を次の様に構成する。
るに当ってショットキ電極を次の様に構成する。
第１に、ショットキ接合に、金属に代る多結晶Ｓ１を用
いる。
いる。
第２に多結晶シリコンはリン或いは砒素のドープを行な
い、低抵抗化を図る。
い、低抵抗化を図る。
特に、半導体としてｍ−ｖ族化合物半導体、特にガリウ
ム砒素（ＧａＡｓ）に用いる場合に極めて有用である。
ム砒素（ＧａＡｓ）に用いる場合に極めて有用である。
以下、本発明を実施例を用いて詳細に説明する。
第２図を参酌してＧ ａ Ａ ｓを用いた例について説
明する。
明する。
第２図（ａ）に示したように電界効果トランジスタを製
作する際の通常の方法であるイオン注入技術を用いて、
半絶縁性Ｇ ａ Ａ ｓ基板１１にｎ−ＧａＡｓ１２．
ｎ −ＧａＡｓｌ ３を作る。イオン注入条件としては
ｎ−ＧａＡｓ１２の場合７５ＫｅＶ、 ２ Ｘ １０’
２ｃｍ”−”のＳｉイオンを注入し、ｎ −ＧａＡｓ
１３の場合ｌＸｌ０１３ｃ＋ｎ−２のＳｉイオンを注入
する。その後、注入したＳｉイオンの活性化のため、熱
アニール処理を施す。その温度は８００℃、１５分であ
る。その後、第２図（ｂ）のようにスパッタ法によって
多結晶５ｉ１７を２０００Ａに被着し、リンイオンを２
５ＫｅＶで５Ｘ１０１２ｃｍ−３を多結晶にイオン注入
し、ランプアニールで、アニールを施し、多結晶５ｉ１
７の低抵抗化を図る。その後、ゲート電極となるように
周知のホトリソグラフィを用いて、ゲートパターンを形
成し、多結晶５ｉ１７とホトレジスト膜をマスクとして
ドライエツチングする。
作する際の通常の方法であるイオン注入技術を用いて、
半絶縁性Ｇ ａ Ａ ｓ基板１１にｎ−ＧａＡｓ１２．
ｎ −ＧａＡｓｌ ３を作る。イオン注入条件としては
ｎ−ＧａＡｓ１２の場合７５ＫｅＶ、 ２ Ｘ １０’
２ｃｍ”−”のＳｉイオンを注入し、ｎ −ＧａＡｓ
１３の場合ｌＸｌ０１３ｃ＋ｎ−２のＳｉイオンを注入
する。その後、注入したＳｉイオンの活性化のため、熱
アニール処理を施す。その温度は８００℃、１５分であ
る。その後、第２図（ｂ）のようにスパッタ法によって
多結晶５ｉ１７を２０００Ａに被着し、リンイオンを２
５ＫｅＶで５Ｘ１０１２ｃｍ−３を多結晶にイオン注入
し、ランプアニールで、アニールを施し、多結晶５ｉ１
７の低抵抗化を図る。その後、ゲート電極となるように
周知のホトリソグラフィを用いて、ゲートパターンを形
成し、多結晶５ｉ１７とホトレジスト膜をマスクとして
ドライエツチングする。
ドライエツチングは周知゛のＣＦ４ガスを用いて行う。
その後、Ｓ ｉ Ｈ４ガスを用いた熱分解法で絶縁膜５
ｉＯｚ１８を形成する。ソース・ドレイン電極１５．１
６となるパターンとホトリソグラフィで形成した後、オ
ーミック電極となるＡｕ／Ｎｉ／ＡｕＧｅを被着した。
ｉＯｚ１８を形成する。ソース・ドレイン電極１５．１
６となるパターンとホトリソグラフィで形成した後、オ
ーミック電極となるＡｕ／Ｎｉ／ＡｕＧｅを被着した。
第２図（Ｃ）はその断面図である。その後、集積回路化
のため、層間絶縁膜を被着し、コンタクト六を設け、配
線金属を形成した。
のため、層間絶縁膜を被着し、コンタクト六を設け、配
線金属を形成した。
その結果、従来、ソースゲート間の順方向立上り電圧が
０．８Ｖであったのが、１．１Ｖ前後になり、約３０％
大きくなり、集積回路として、この電界効果トランジス
タを用いた所、ドレイン電流が従来用いている金属（Ｔ
ｉ、Ｍｏ、ＡＱ等）を用いたショットキ型電界効果トラ
ンジスタに比較し、５０％増大した。このドレイン電流
の増大は高集積化に適している。すなわち、負荷駆動能
力を劣化させずに、集積回路が構成できる。又、特に新
しい技術を用いることなく、高性能な電界効果トランジ
スタを構成できる。
０．８Ｖであったのが、１．１Ｖ前後になり、約３０％
大きくなり、集積回路として、この電界効果トランジス
タを用いた所、ドレイン電流が従来用いている金属（Ｔ
ｉ、Ｍｏ、ＡＱ等）を用いたショットキ型電界効果トラ
ンジスタに比較し、５０％増大した。このドレイン電流
の増大は高集積化に適している。すなわち、負荷駆動能
力を劣化させずに、集積回路が構成できる。又、特に新
しい技術を用いることなく、高性能な電界効果トランジ
スタを構成できる。
また、上述した方法を用いて集積回路を構成しても当然
十分な特性を発揮できる。
十分な特性を発揮できる。
更に、多結晶Ｓ１の低抵抗化のためのリン注入に代えて
砒素を用いても良い。
砒素を用いても良い。
このように、ゲート電極となる多結晶Ｓ１の耐熱性が優
れているため、自己整合法も容易に適用できる利点も持
っている。
れているため、自己整合法も容易に適用できる利点も持
っている。
第１図は従来のショットキ障壁型電界効果トランジスタ
の断面図、第２図は本発明の電界効果トランジスタの製
造工程を説明するための断面図である。 １：基板結晶、２：能動層、３ニオ−ミック用高濃度層
、４：ゲート電極、５：ソース電極。 ６：ドレイン電極、１１：半絶縁性Ｇ ａ Ａ ｓ基板
。 １２ ： ｎ’−ＧａＡｓ、 １３ ： ｎ ” −Ｇ
ａＡｓ。 １５：ソース電極、１６：ドレイン電極。 １７：ゲート電極となる多結晶Ｓｉ、１８：絶縁膜。 特許出願人 工業技術院長 川 １） 裕 部 第 １図 第２図 （ａ） ［ｂｌ （Ｃ）
の断面図、第２図は本発明の電界効果トランジスタの製
造工程を説明するための断面図である。 １：基板結晶、２：能動層、３ニオ−ミック用高濃度層
、４：ゲート電極、５：ソース電極。 ６：ドレイン電極、１１：半絶縁性Ｇ ａ Ａ ｓ基板
。 １２ ： ｎ’−ＧａＡｓ、 １３ ： ｎ ” −Ｇ
ａＡｓ。 １５：ソース電極、１６：ドレイン電極。 １７：ゲート電極となる多結晶Ｓｉ、１８：絶縁膜。 特許出願人 工業技術院長 川 １） 裕 部 第 １図 第２図 （ａ） ［ｂｌ （Ｃ）
Claims (1)
- ｌ、ゲート部にショットキ障壁を用いた化合物単導体電
界効果トランジスタに於いて、ゲーｌ〜電極にリン又は
砒素ドープにより低抵抗化された多結晶シリコンを用い
る事を特徴とする化合物半導体電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11656584A JPS60261177A (ja) | 1984-06-08 | 1984-06-08 | 化合物半導体電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11656584A JPS60261177A (ja) | 1984-06-08 | 1984-06-08 | 化合物半導体電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60261177A true JPS60261177A (ja) | 1985-12-24 |
Family
ID=14690251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11656584A Pending JPS60261177A (ja) | 1984-06-08 | 1984-06-08 | 化合物半導体電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60261177A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086321A (en) * | 1988-06-15 | 1992-02-04 | International Business Machines Corporation | Unpinned oxide-compound semiconductor structures and method of forming same |
| JP2016149554A (ja) * | 2015-02-11 | 2016-08-18 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | ショットキー接触部を有する半導体デバイスを製造するための方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5159280A (ja) * | 1974-11-20 | 1976-05-24 | Fujitsu Ltd | Handotaisochi |
| JPS59228770A (ja) * | 1983-06-10 | 1984-12-22 | Seiko Epson Corp | 半導体装置 |
-
1984
- 1984-06-08 JP JP11656584A patent/JPS60261177A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5159280A (ja) * | 1974-11-20 | 1976-05-24 | Fujitsu Ltd | Handotaisochi |
| JPS59228770A (ja) * | 1983-06-10 | 1984-12-22 | Seiko Epson Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086321A (en) * | 1988-06-15 | 1992-02-04 | International Business Machines Corporation | Unpinned oxide-compound semiconductor structures and method of forming same |
| JP2016149554A (ja) * | 2015-02-11 | 2016-08-18 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | ショットキー接触部を有する半導体デバイスを製造するための方法 |
| US10763339B2 (en) | 2015-02-11 | 2020-09-01 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device having a Schottky contact |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206274B1 (en) | High transconductance complementary ic structure | |
| JPH11163339A (ja) | Ｍｏｓゲートショットキートンネルトランジスタおよびこれを用いた集積回路 | |
| JPH0371776B2 (ja) | ||
| US5798555A (en) | Enhancement-depletion logic based on Ge mosfets | |
| JPH0626253B2 (ja) | 長さの短い拡散領域を含む半導体素子の製造方法 | |
| US4432008A (en) | Gold-doped IC resistor region | |
| JPH0467781B2 (ja) | ||
| JPS60261177A (ja) | 化合物半導体電界効果トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS6334619B2 (ja) | ||
| JPH0645598A (ja) | 半導体装置及びその製造方法 | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JPS61270873A (ja) | 半導体装置 | |
| KR100209744B1 (ko) | 반도체소자 제조방법 | |
| CA1251579A (en) | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof | |
| JPH0492436A (ja) | 半導体装置 | |
| JPS63196079A (ja) | ヘテロ接合ｆｅｔ | |
| JPS61231764A (ja) | 半導体装置 | |
| JPS59195874A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0810704B2 (ja) | 半導体装置の製造方法 | |
| JPS62150889A (ja) | 半導体素子の製造方法 | |
| JPH0439775B2 (ja) | ||
| JPS5840347B2 (ja) | シヨトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6317561A (ja) | 電界効果トランジスタ構造 | |
| JPS58178569A (ja) | 半導体装置の製造方法 |