JPS60255054A - 電力変換器の印加電圧検出装置 - Google Patents
電力変換器の印加電圧検出装置Info
- Publication number
- JPS60255054A JPS60255054A JP59108116A JP10811684A JPS60255054A JP S60255054 A JPS60255054 A JP S60255054A JP 59108116 A JP59108116 A JP 59108116A JP 10811684 A JP10811684 A JP 10811684A JP S60255054 A JPS60255054 A JP S60255054A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- reverse
- signal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
- H02M1/092—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices the control signals being transmitted optically
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電力変換器、特に複数のサイリスタ等の半導
体電力制御整流素子を直列に接続して構成される高電圧
サイリスク変換器の印加電圧を検出する装置に関する。
体電力制御整流素子を直列に接続して構成される高電圧
サイリスク変換器の印加電圧を検出する装置に関する。
一般に、高電圧回路に使用されるサイリスタ変換器は、
素子当勺の分担電圧を低くして耐圧をかせぐために複数
のサイリスタを直列に使用して構成されることが多い。
素子当勺の分担電圧を低くして耐圧をかせぐために複数
のサイリスタを直列に使用して構成されることが多い。
しかしながら、実際のサイリスタの特性はすべて均一な
ものではなく、例えば、ターンオン時間やターンオフ時
間が各素子においてバラツキがあるのが普通である。し
たがって、ターンオンからターンオフに転流した場合、
ターンオフ時間の短いサイリスタに過電圧が加わシ、著
しい場合には破壊に到ることがあり、また。
ものではなく、例えば、ターンオン時間やターンオフ時
間が各素子においてバラツキがあるのが普通である。し
たがって、ターンオンからターンオフに転流した場合、
ターンオフ時間の短いサイリスタに過電圧が加わシ、著
しい場合には破壊に到ることがあり、また。
ターンオフからターンオンに転流する場合にもターンオ
フ特性の悪い素子に過電圧が加わって同様に破壊するお
それがある。
フ特性の悪い素子に過電圧が加わって同様に破壊するお
それがある。
このような素子の特性のバラツキにより生ずるサイリス
タの破壊を防止するために、個々の直列サイリスタに印
加される順方向電圧および逆方向電圧を検出して点弧制
御の点弧タイミングの調整に印加電圧検出装置が用いら
れている。
タの破壊を防止するために、個々の直列サイリスタに印
加される順方向電圧および逆方向電圧を検出して点弧制
御の点弧タイミングの調整に印加電圧検出装置が用いら
れている。
ここで、従来の印加電圧検出装置の回路例を第３図に示
し、その動作波形を第４図に示す。第３図においては、
説明を簡巣にするためにサイリスタ１個分についての回
路を示しである。なお、この印加電圧検出装置は必要に
応じて全サイリスタ・に付加したシ、あるいは特定のサ
イリスタを代表として付加される場合がある。
し、その動作波形を第４図に示す。第３図においては、
説明を簡巣にするためにサイリスタ１個分についての回
路を示しである。なお、この印加電圧検出装置は必要に
応じて全サイリスタ・に付加したシ、あるいは特定のサ
イリスタを代表として付加される場合がある。
第３図において、サイリスタ１に順方向電圧ＶＦが印加
されると、定電圧ダイオード８によって制限される電流
まで、抵抗器６→発光ダイオード７→定電圧ダイオード
５→制限抵抗器２を介して電流が流れ１発光ダイオード
７には順方向電圧期間中定電圧ダイオード８と抵抗器６
によって決められる電流（ｉｂ）が流れる。この電流に
ニジ発光ダイオード７が発光し、その光信号は光伝送回
路であるライトガイド１０を介して電気的に絶縁された
状態で光／電気変換器であるフォトダイオード１２に送
られる。この光信号は電気信号に変換され、増幅器１６
にニジ増幅され（Ｖａ勺、基準電圧ＶＦＯとする比較器
等で構成される波形成形回路１８にニジ論理制御回路レ
ベル（ＴＴＬレベル）の電圧信号Ｖ、に変換され、順方
向検出信号として使用される。
されると、定電圧ダイオード８によって制限される電流
まで、抵抗器６→発光ダイオード７→定電圧ダイオード
５→制限抵抗器２を介して電流が流れ１発光ダイオード
７には順方向電圧期間中定電圧ダイオード８と抵抗器６
によって決められる電流（ｉｂ）が流れる。この電流に
ニジ発光ダイオード７が発光し、その光信号は光伝送回
路であるライトガイド１０を介して電気的に絶縁された
状態で光／電気変換器であるフォトダイオード１２に送
られる。この光信号は電気信号に変換され、増幅器１６
にニジ増幅され（Ｖａ勺、基準電圧ＶＦＯとする比較器
等で構成される波形成形回路１８にニジ論理制御回路レ
ベル（ＴＴＬレベル）の電圧信号Ｖ、に変換され、順方
向検出信号として使用される。
逆に、サイリスタ１に逆方向電圧ｖ１が印加されると、
発光ダイオード４で電流（ｉ、）が流れ、ライトガイド
９を介して光信号がフォトダイオード１１に伝えられ、
フォトダイオード１１で変換された電気信号は増幅器１
５によシ増幅され（Ｖａ）、基準電圧Ｖｒｏとする波形
成形回路１７にニジ論理制御回路レベル電圧信号（Ｖ、
）に変換される。この電圧信号（Ｖｔ）は順方向検出信
号（■、）のようにそのまま用いられるのではなく、サ
イリスタの破壊防止のためにタイマ１９を介して遅延処
理される。
発光ダイオード４で電流（ｉ、）が流れ、ライトガイド
９を介して光信号がフォトダイオード１１に伝えられ、
フォトダイオード１１で変換された電気信号は増幅器１
５によシ増幅され（Ｖａ）、基準電圧Ｖｒｏとする波形
成形回路１７にニジ論理制御回路レベル電圧信号（Ｖ、
）に変換される。この電圧信号（Ｖｔ）は順方向検出信
号（■、）のようにそのまま用いられるのではなく、サ
イリスタの破壊防止のためにタイマ１９を介して遅延処
理される。
すなわち、先にも述べた工うに、直列サイリスタ構成の
場合に各サイリスタの特性のバラツキによｐ部分転流失
敗が生じてサイリスタが破壊する場合があるため、サイ
リスタが完全にターンオフしてから順方向電圧を印加す
る必要がある。そこで完全にターンオフする時間に対応
する時間Ｔをタイマ１９にセットしておき、この時間Ｔ
経過後に逆方向電圧検出信号（Ｖ５）を出力して点弧パ
ルスを発生する↓うにしたものである。
場合に各サイリスタの特性のバラツキによｐ部分転流失
敗が生じてサイリスタが破壊する場合があるため、サイ
リスタが完全にターンオフしてから順方向電圧を印加す
る必要がある。そこで完全にターンオフする時間に対応
する時間Ｔをタイマ１９にセットしておき、この時間Ｔ
経過後に逆方向電圧検出信号（Ｖ５）を出力して点弧パ
ルスを発生する↓うにしたものである。
さて、以上のように順方向と逆方向の二種類の電圧を検
出するため、従来の検出装置は順方向電圧Ｖｔお工び逆
方向電圧Ｖ！のそれぞれについて専用の回路を構成して
おシ、シかもタイマの有無を除けば両回路は全く同じで
ある。
出するため、従来の検出装置は順方向電圧Ｖｔお工び逆
方向電圧Ｖ！のそれぞれについて専用の回路を構成して
おシ、シかもタイマの有無を除けば両回路は全く同じで
ある。
このような構成は無駄が多く、シかも検出装置を複数の
サイリスタのそれぞれに設けた場合に、その部品点数が
多く、かつ構成も大型化せざるを得ないという欠点を有
している。
サイリスタのそれぞれに設けた場合に、その部品点数が
多く、かつ構成も大型化せざるを得ないという欠点を有
している。
なお、各モジュールごとに順電圧、逆電圧を検出する装
置が、「東芝レビュー、昭和５８年、第３８巻、第５号
、第４１９〜４２３頁」に記載されてお９、故障診断に
用いるものとして特開昭５７−１７．７２７１号公報に
おいて公知である。
置が、「東芝レビュー、昭和５８年、第３８巻、第５号
、第４１９〜４２３頁」に記載されてお９、故障診断に
用いるものとして特開昭５７−１７．７２７１号公報に
おいて公知である。
本発明は、サイリスタ変換器の印加電圧検出装置を簡素
化することを目的とする。
化することを目的とする。
上記目的を達成するために、本発明による印加電圧検出
装置は順方向検知電圧と逆方向検知電圧とを相対的に電
位差をもたせて単一の光伝送回路を共用して取用し、再
び電気信号に変換したのち。
装置は順方向検知電圧と逆方向検知電圧とを相対的に電
位差をもたせて単一の光伝送回路を共用して取用し、再
び電気信号に変換したのち。
上記電位差に基づいて順方向検知電圧か逆方向検知電圧
かを判別するようにして構成の簡素化を図った点に特徴
を有する。
かを判別するようにして構成の簡素化を図った点に特徴
を有する。
次に、本発明による印加電圧検出装置の実施例を図面に
基づいて説明する。
基づいて説明する。
第１図に本発明による印加電圧検出装置の回路を示し、
第２図に各部の動作波形を示す。
第２図に各部の動作波形を示す。
印加電圧検出装置は、大別してサイリスタ１の印加電圧
を直接的に検知する検知回路１００と、その検出信号を
光信号に変換して伝送する光伝送回路２００と、伝送さ
れた光信号を処理して順方向電圧検出信号および逆方向
電圧検出信号を出力する出力処理回路３００とによって
構成される。゛検出回路１００は、サイリスタ１のアノ
ード・カソード間の両端電圧を交流入力とし、かつ発光
ダイオード４を負荷とする余波整流ブリッジ回路で構成
される。すなわち、順方向電圧がサイリスタ１に印加さ
れた場合に、ダイオード２４→抵抗６（並列に定電圧ダ
イオード８）→発光ダイオード４→ダイオード２３→抵
抗２の電流路（第１の電流路）に電流（ｉｂ）が流れる
。一方、逆方向電圧がサイリスタ１に印加された場合に
は、抵抗２→ダイオード２２→抵抗３（並列に定電圧ダ
イオード５）→発光ダイオード４→ダイオード２５の電
流路（第２の電流路）に電流（ｉ、）が流れる。この場
合、サイリスタ１に印加される電圧が順方向であろうと
逆方向であろうと、発光ダイオード４には必ず電流（ｉ
ｂまたはｔ’ｓ）が流れ。
を直接的に検知する検知回路１００と、その検出信号を
光信号に変換して伝送する光伝送回路２００と、伝送さ
れた光信号を処理して順方向電圧検出信号および逆方向
電圧検出信号を出力する出力処理回路３００とによって
構成される。゛検出回路１００は、サイリスタ１のアノ
ード・カソード間の両端電圧を交流入力とし、かつ発光
ダイオード４を負荷とする余波整流ブリッジ回路で構成
される。すなわち、順方向電圧がサイリスタ１に印加さ
れた場合に、ダイオード２４→抵抗６（並列に定電圧ダ
イオード８）→発光ダイオード４→ダイオード２３→抵
抗２の電流路（第１の電流路）に電流（ｉｂ）が流れる
。一方、逆方向電圧がサイリスタ１に印加された場合に
は、抵抗２→ダイオード２２→抵抗３（並列に定電圧ダ
イオード５）→発光ダイオード４→ダイオード２５の電
流路（第２の電流路）に電流（ｉ、）が流れる。この場
合、サイリスタ１に印加される電圧が順方向であろうと
逆方向であろうと、発光ダイオード４には必ず電流（ｉ
ｂまたはｔ’ｓ）が流れ。
したがってりずれかの電圧が印加されていることは検知
することができる。しかし、このままでは順方向電圧か
逆方向電圧かの区別ができない。そこで、本実施例では
各電流路に介挿されている直列の抵抗器３と６の抵抗値
を違えてやることにニジ各電圧への対応付けをしたもの
である。例えば。
することができる。しかし、このままでは順方向電圧か
逆方向電圧かの区別ができない。そこで、本実施例では
各電流路に介挿されている直列の抵抗器３と６の抵抗値
を違えてやることにニジ各電圧への対応付けをしたもの
である。例えば。
抵抗器６の値を抵抗器３の値よシも相対的に小さくすれ
ば工い（以下、低抵抗６．高抵抗３という）。
ば工い（以下、低抵抗６．高抵抗３という）。
この場合、順方向電圧に対しては発光ダイオード４に高
い電圧が加わシ、逆方向電圧については低い電圧が加わ
ることとなる。このように、同一の発光源に対して異な
る電位の検知信号を印加することができるので、後述す
る光伝送路２００を従来のように二重化する必要がなく
なシ、一本の光伝送路で済むことになる。。
い電圧が加わシ、逆方向電圧については低い電圧が加わ
ることとなる。このように、同一の発光源に対して異な
る電位の検知信号を印加することができるので、後述す
る光伝送路２００を従来のように二重化する必要がなく
なシ、一本の光伝送路で済むことになる。。
光電送路２００は光ファイバ等のライトガイド９を用い
、その伝送端を後述する出力処理回路３００のフォトダ
イオード１１の受光面に指向させる。
、その伝送端を後述する出力処理回路３００のフォトダ
イオード１１の受光面に指向させる。
出力処理回路３０ｊＯ，−は、受光した光信号を電気信
号に変換するフォトダイオード１１を備え、変換された
電気信号は増幅器１５にニジ増幅される。増幅された信
号（Ｖ４）は第２図に示すように低レベルの逆方向電圧
検出信号Ｖｘ’と高レベルの順方向電圧検出信号Ｖ Ｆ
’を同一極性で含んでいる。同一極性となるのは、発
光ダイオード４に流れる電流１ｂ、Ｉｓ共に同一方向だ
からである。このように低レベルの逆方向電圧検出信号
Ｖｘ’と高レベルの順方向の電圧検出信号ＶＦ’とが混
在する信号（Ｖａ）は、そのままでは、最終的な検出信
号、として用いることができない。何らかの手段にニジ
両者を判別してやる必要がある。本実施例においては、
それぞれの電圧レベルに対応した基準電圧において動作
する二つの比較回路１７．１８にニジ判別回路を構成し
ている。
号に変換するフォトダイオード１１を備え、変換された
電気信号は増幅器１５にニジ増幅される。増幅された信
号（Ｖ４）は第２図に示すように低レベルの逆方向電圧
検出信号Ｖｘ’と高レベルの順方向電圧検出信号Ｖ Ｆ
’を同一極性で含んでいる。同一極性となるのは、発
光ダイオード４に流れる電流１ｂ、Ｉｓ共に同一方向だ
からである。このように低レベルの逆方向電圧検出信号
Ｖｘ’と高レベルの順方向の電圧検出信号ＶＦ’とが混
在する信号（Ｖａ）は、そのままでは、最終的な検出信
号、として用いることができない。何らかの手段にニジ
両者を判別してやる必要がある。本実施例においては、
それぞれの電圧レベルに対応した基準電圧において動作
する二つの比較回路１７．１８にニジ判別回路を構成し
ている。
第１の比較回路１７は逆方向電圧検知信号Ｖｗ’を判別
し、第２の比較回路１８は順方向電圧検知信号Ｖｙ’を
判別するだめのものである。第１の比較回路１７には第
２図に示すように低レベルの基準電圧源Ｖｂが接続され
、第２の比較回路１８には高レベルの基準回路ｖＨが接
続されている。したがって、信号（Ｖａ ）が逆方向電
圧検知信号Ｖｔ’を含んでいるタイミング（第２図参照
）では第１の比較回路１７に工９判別されるとともに波
形成形され、信号（Ｖ、）に変換される。この信号（Ｖ
τ）は論理レベルで＠ １ｒ）であり、ＡＮＤ回路２１
の一方の入力端子に入力される。ＡＮＤ回路２１の他方
の入力端子にはインバータ２０の出力、信号が与えられ
る。逆方向電圧検知信号Ｖ ！’の期間では第２の比較
回路１８の出力は論理レベル１°θ′″であシ、よって
インバータ２０の出力信号は論理レベル″１”であシ、
その結果、ＡＮＤ回路２１の入力論理条件が満足される
ので、ＡＮＤ回路２１の出力信号（Ｖｈ）は論理レベル
″１＃である。
し、第２の比較回路１８は順方向電圧検知信号Ｖｙ’を
判別するだめのものである。第１の比較回路１７には第
２図に示すように低レベルの基準電圧源Ｖｂが接続され
、第２の比較回路１８には高レベルの基準回路ｖＨが接
続されている。したがって、信号（Ｖａ ）が逆方向電
圧検知信号Ｖｔ’を含んでいるタイミング（第２図参照
）では第１の比較回路１７に工９判別されるとともに波
形成形され、信号（Ｖ、）に変換される。この信号（Ｖ
τ）は論理レベルで＠ １ｒ）であり、ＡＮＤ回路２１
の一方の入力端子に入力される。ＡＮＤ回路２１の他方
の入力端子にはインバータ２０の出力、信号が与えられ
る。逆方向電圧検知信号Ｖ ！’の期間では第２の比較
回路１８の出力は論理レベル１°θ′″であシ、よって
インバータ２０の出力信号は論理レベル″１”であシ、
その結果、ＡＮＤ回路２１の入力論理条件が満足される
ので、ＡＮＤ回路２１の出力信号（Ｖｈ）は論理レベル
″１＃である。
ところで、信号（Ｖｓ ）にはスリット部分（Ｖ、）が
生じるが、これはサイリスタ１の逆電圧Ｖｌの立上多部
分が斜めになシ、そのまま増幅されて信号（Ｖａ ）が
形成されるので、信号（Ｖｄ）において逆方向電圧検知
信号Ｖｘ’と順方向電圧検知信号ＶＦ’との隣接部分に
凹部が生じる。ところが、第１の比較回路１７の基準電
圧源ＶＬが第２図（Ｖａ ）に示すレベルに設定される
ため、第１の比較回路１７は逆方向電圧検知信号Ｖｌ’
と順方向電圧検知信号Ｖｐ’の双方に対して比較動作を
行うことになる。すなわち、２度比較動作を行うことに
なるから最初の比較と次の比較との間に論理レベル″０
＃の部分、つまシスリット部分（■、）が比較出力（Ｖ
ｓ）に生じることとなるのである。
生じるが、これはサイリスタ１の逆電圧Ｖｌの立上多部
分が斜めになシ、そのまま増幅されて信号（Ｖａ ）が
形成されるので、信号（Ｖｄ）において逆方向電圧検知
信号Ｖｘ’と順方向電圧検知信号ＶＦ’との隣接部分に
凹部が生じる。ところが、第１の比較回路１７の基準電
圧源ＶＬが第２図（Ｖａ ）に示すレベルに設定される
ため、第１の比較回路１７は逆方向電圧検知信号Ｖｌ’
と順方向電圧検知信号Ｖｐ’の双方に対して比較動作を
行うことになる。すなわち、２度比較動作を行うことに
なるから最初の比較と次の比較との間に論理レベル″０
＃の部分、つまシスリット部分（■、）が比較出力（Ｖ
ｓ）に生じることとなるのである。
このスリット部分（Ｖ、）を伴った信号（Ｖｒ）は、前
述のように次いでＡＮＤ回路２１においてインバータ２
０の出力との論理積がとられるが、増幅器１５の出力（
Ｖａ）が第２比較回路１８の基準電圧レベルＶＨのレベ
ルに達した時点ではインバータ２０の出力が論理レベル
″′０＃となるため、ＡＮＤ回路２１の出力Ｖｈも論理
レベル００”となシ、その結果、第２図（ｖｈ ＞の工
うな短い幅のパルスを伴った波形となる。このようなパ
ルスが出力されるのは、誤動作の原因となるから除去す
べきである。しかし、本実施例においてはＡＮＤ回路２
１の後段に第３図の例と同様な部分転流失敗防止のだめ
のタイマ１９が設けられているので、スリット部分（ｖ
ｌ）の時間幅がタイマ１９の遅延時間Ｔ以下となるよう
に基準電圧レベルＶＬ、Ｖｌを選定することによシ、タ
イマ１９の出力（Ｖｌ）にスリット部分（■、）の影響
が生じることはない。
述のように次いでＡＮＤ回路２１においてインバータ２
０の出力との論理積がとられるが、増幅器１５の出力（
Ｖａ）が第２比較回路１８の基準電圧レベルＶＨのレベ
ルに達した時点ではインバータ２０の出力が論理レベル
″′０＃となるため、ＡＮＤ回路２１の出力Ｖｈも論理
レベル００”となシ、その結果、第２図（ｖｈ ＞の工
うな短い幅のパルスを伴った波形となる。このようなパ
ルスが出力されるのは、誤動作の原因となるから除去す
べきである。しかし、本実施例においてはＡＮＤ回路２
１の後段に第３図の例と同様な部分転流失敗防止のだめ
のタイマ１９が設けられているので、スリット部分（ｖ
ｌ）の時間幅がタイマ１９の遅延時間Ｔ以下となるよう
に基準電圧レベルＶＬ、Ｖｌを選定することによシ、タ
イマ１９の出力（Ｖｌ）にスリット部分（■、）の影響
が生じることはない。
一方、第２の比較回路１８は、第２図（Ｖ−）に示すよ
うに、基準電圧源Ｖａと信号（Ｖｄ）を比較して、信号
（Ｖｄ）が基準電圧源ＶＨのレベルを越えたとき論理レ
ベル″１”の信号（Ｖｈ ）を出力し、この信号（Ｖｈ
）はそのまま順方向電圧検出信号として用いられる。
うに、基準電圧源Ｖａと信号（Ｖｄ）を比較して、信号
（Ｖｄ）が基準電圧源ＶＨのレベルを越えたとき論理レ
ベル″１”の信号（Ｖｈ ）を出力し、この信号（Ｖｈ
）はそのまま順方向電圧検出信号として用いられる。
次に、以上の検出装置の作用を説明する。サイリスタ１
の印加電圧が逆方向である期間では、サイリスタ１のカ
ソード側から抵抗２、ダイオード２２、高抵抗３、並列
に定電圧ダイオード５、発光ダイオード４、ダイオード
２５、サイリスタ１のアノード側へと電流ｉ、が流れる
。この電流ｉ、に対応する光信号がライトガイド９を介
してフォトダイオード１１に伝送され、電圧信号に変換
された後、増幅器１５により増幅され、増幅出力（Ｖａ
）を得る。このときの増幅出力Ｖａは低いレベルであ
シ、第１の比較回路１７において基準電圧源ＶＬのレベ
ルと比較され、比較出力（Ｖりを得る。次いで、比較出
力（Ｖ、）とインバータ２０の出力とがＡＮＤ回路２１
で演算され、出力（Ｖｈ）を得る。次いで、タイマ１９
により時間だけ遅延された逆方向電圧検出信号Ｖ、を得
る。
の印加電圧が逆方向である期間では、サイリスタ１のカ
ソード側から抵抗２、ダイオード２２、高抵抗３、並列
に定電圧ダイオード５、発光ダイオード４、ダイオード
２５、サイリスタ１のアノード側へと電流ｉ、が流れる
。この電流ｉ、に対応する光信号がライトガイド９を介
してフォトダイオード１１に伝送され、電圧信号に変換
された後、増幅器１５により増幅され、増幅出力（Ｖａ
）を得る。このときの増幅出力Ｖａは低いレベルであ
シ、第１の比較回路１７において基準電圧源ＶＬのレベ
ルと比較され、比較出力（Ｖりを得る。次いで、比較出
力（Ｖ、）とインバータ２０の出力とがＡＮＤ回路２１
で演算され、出力（Ｖｈ）を得る。次いで、タイマ１９
により時間だけ遅延された逆方向電圧検出信号Ｖ、を得
る。
サイリスタ１の印加電圧が順方向である期間では、サイ
リスタ１のアノード側からダイオード２４、低抵抗６、
並列に定電圧ダイオード８、発光ダイオード４、ダイオ
ード２３、サイリスタ１のカソード側へと電Ｗｅ、 ｔ
ａが流れる。電流ｉ、に対応する光信号が発光ダイオ
ード４からライトガイド９を介してフォトダイオード１
１に伝えられて電圧信号に変換される。この電圧信号は
増幅器１５にニジ増幅され、増幅出力ｖ４が得られる。
リスタ１のアノード側からダイオード２４、低抵抗６、
並列に定電圧ダイオード８、発光ダイオード４、ダイオ
ード２３、サイリスタ１のカソード側へと電Ｗｅ、 ｔ
ａが流れる。電流ｉ、に対応する光信号が発光ダイオ
ード４からライトガイド９を介してフォトダイオード１
１に伝えられて電圧信号に変換される。この電圧信号は
増幅器１５にニジ増幅され、増幅出力ｖ４が得られる。
このときの増幅出力Ｖ４は逆電圧印加期間に比べて相対
的に高い。増幅出力（Ｖａ）は信号（Ｖｈ ）の短いパ
ルスの時間幅に対応するタイミングのずれをもって、ま
ず第１の比較回路１７、次いで第２の比較回路１８にお
いて比較され、その結果生じるスリット部分Ｖ、の処理
については先に述べたとおシである。比較出力（Ｖ、）
はそのまま順方向電圧検出信号として出力される。
的に高い。増幅出力（Ｖａ）は信号（Ｖｈ ）の短いパ
ルスの時間幅に対応するタイミングのずれをもって、ま
ず第１の比較回路１７、次いで第２の比較回路１８にお
いて比較され、その結果生じるスリット部分Ｖ、の処理
については先に述べたとおシである。比較出力（Ｖ、）
はそのまま順方向電圧検出信号として出力される。
なお、以上の実施例では半導体電力制御整流素子として
サイリスタを用いたが、ＧＴＯやパワートランジスタに
ついても適用できることはいうまでもない。
サイリスタを用いたが、ＧＴＯやパワートランジスタに
ついても適用できることはいうまでもない。
以上の通シ、本発明によれば、検知回路はサイリスタ変
換器に順方向電圧が印加されたときの検知電圧と逆方向
電圧が印加されたときの検知電圧とを相対的に電位差を
もたせた状態で光信号に変換して出力し、これらの光信
号を単一の光伝送回路を介して伝送し、次いで光信号を
電気信号に変換して判別回路にニジ順友向検知電圧か逆
方向検知電圧かを判別するようにしたので、従来のよう
に順、逆の検知信号を取り出すために回路を二重化する
必要がなく、単一であるから構成の簡素化、部分点数の
削減が可能となる。
換器に順方向電圧が印加されたときの検知電圧と逆方向
電圧が印加されたときの検知電圧とを相対的に電位差を
もたせた状態で光信号に変換して出力し、これらの光信
号を単一の光伝送回路を介して伝送し、次いで光信号を
電気信号に変換して判別回路にニジ順友向検知電圧か逆
方向検知電圧かを判別するようにしたので、従来のよう
に順、逆の検知信号を取り出すために回路を二重化する
必要がなく、単一であるから構成の簡素化、部分点数の
削減が可能となる。
第１図は本発明による印加電圧検知装置の実施例を示す
回路図、第２図は第１図の回路の各部動作波形を示すタ
イムチャート、第３図は従来の印加電圧検出装置の回路
例を示す回路図、第４図は第３図の回路の各部動作波形
を示すタイムチャートである。 １００・・・検知回路、２００・・・光伝送回路、３０
０・・・出力処理回路、１・・・サイリスタ、３・・・
高抵抗、４・・・発光ダイオード、６・・・低抵抗、９
・・・ライトガイド、１１・・・フォトダイオード、１
７・・・第１の比較回路、１８・・・第２の比較回路。 代理人 弁理士 鵜沼辰之 千３図 Ｗ ■工 ■ ｅ ■ ■う ＝
回路図、第２図は第１図の回路の各部動作波形を示すタ
イムチャート、第３図は従来の印加電圧検出装置の回路
例を示す回路図、第４図は第３図の回路の各部動作波形
を示すタイムチャートである。 １００・・・検知回路、２００・・・光伝送回路、３０
０・・・出力処理回路、１・・・サイリスタ、３・・・
高抵抗、４・・・発光ダイオード、６・・・低抵抗、９
・・・ライトガイド、１１・・・フォトダイオード、１
７・・・第１の比較回路、１８・・・第２の比較回路。 代理人 弁理士 鵜沼辰之 千３図 Ｗ ■工 ■ ｅ ■ ■う ＝
Claims (1)
- 【特許請求の範囲】 １、半導体電力制御整流素子から彦る電力変換器に印加
される順方向電圧および逆方向電圧を小レベル信号に変
換して検出出力する電力変換器の印加電圧検出装置にお
いて、前記電力変換器に順方向電圧が印加されたときの
検知電圧と逆方向電圧が印加されたときの検知電圧とを
相対的に電位差をもたせて出力する検知回路と、前記両
検知電圧を光信号に変換して取出す単一の光伝送回路と
、伝達された光信号を電気信号に変換してこの電気信号
が順方向検出電圧か逆方向検出電圧かを当該電気信号の
電位差により判別する判別回路と、全備えたことを特徴
とする電圧変換器の印加電圧検出装置。 ２、特許請求の範囲第１項記載の検出装置において、前
記検知回路は、を力変換器に順方向電圧が印加されたと
き前記光伝送回路の電気／光変換器を通じて電流が流れ
る第１の電流路と、前記電力変換器に逆方向電圧が印加
されたとき前記電気／晃変換器を通じて電流が流れる第
２の電流路とを備え、前記第１と第２の電流路のそれぞ
れに相対的に抵抗値の異なる抵抗器を直列に挿入するこ
とにニジ検出電圧に差をもたせたことを特徴とする電力
変換器の印加電圧検出装置。 ３、特許請求の範囲第１項または第２項記載の検出装置
において、判別回路は、高電位基準電圧にニジ動作する
第１の比較回路と、低電位基準電圧にＬシ動作する第２
の比較器とにｊｊｌ）構成されていることを特徴とする
電力変換器の印加電圧検出装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108116A JPS60255054A (ja) | 1984-05-28 | 1984-05-28 | 電力変換器の印加電圧検出装置 |
| US06/737,876 US4633380A (en) | 1984-05-28 | 1985-05-28 | Applied voltage detecting device for electric power convertor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108116A JPS60255054A (ja) | 1984-05-28 | 1984-05-28 | 電力変換器の印加電圧検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60255054A true JPS60255054A (ja) | 1985-12-16 |
Family
ID=14476310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59108116A Pending JPS60255054A (ja) | 1984-05-28 | 1984-05-28 | 電力変換器の印加電圧検出装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4633380A (ja) |
| JP (1) | JPS60255054A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157664A (ja) * | 1986-12-18 | 1988-06-30 | Toshiba Corp | サイリスタ変換器用ゲ−トパルス発生器 |
| SE515547C2 (sv) * | 1995-03-30 | 2001-08-27 | Abb Ab | Förfarande och system för funktionskontroll av ventilenheter |
| SE523420C2 (sv) * | 1997-06-11 | 2004-04-20 | Abb Ab | Förfarande för kommunikation mellan låg potential och en på högspänningspotential liggande ventil hos en högspänningsomriktarstation samt en anordning för sådan kommunikation |
| US6952297B2 (en) * | 2000-09-21 | 2005-10-04 | Emcore Corporation | Method of differentially connecting photonic devices |
| JP3882995B2 (ja) * | 2002-01-18 | 2007-02-21 | 東北パイオニア株式会社 | 発光表示パネルの駆動方法および有機ｅｌ表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51116663A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Gate control unit for thyrister valve |
| JPS5586373A (en) * | 1978-12-22 | 1980-06-30 | Toshiba Corp | Gate control system for thyristor converter |
| JPS5641720A (en) * | 1979-09-10 | 1981-04-18 | Tokyo Shibaura Electric Co | Gate circuit of thyristor converter |
| JPS5911772A (ja) * | 1982-07-12 | 1984-01-21 | Kansai Electric Power Co Inc:The | 光点弧サイリスタの過電圧保護装置 |
-
1984
- 1984-05-28 JP JP59108116A patent/JPS60255054A/ja active Pending
-
1985
- 1985-05-28 US US06/737,876 patent/US4633380A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4633380A (en) | 1986-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4342076A (en) | Transistor turn off current sensing circuit | |
| JP2001296324A (ja) | ３相電源欠相検出回路 | |
| JPS60255054A (ja) | 電力変換器の印加電圧検出装置 | |
| US4313156A (en) | Gate controlling circuit for a thyristor converter | |
| US3588608A (en) | Circuit protection apparatus for disabling high voltage to a cathode-ray tube | |
| US4365164A (en) | Vital contact isolation circuit | |
| JPH06130101A (ja) | コンデンサの絶縁抵抗測定装置 | |
| US5075542A (en) | Photoelectric switch using pulse width discrimination | |
| US6252436B1 (en) | Method and arrangement for determining state information of power semiconductor | |
| JPS5932319A (ja) | サイリスタスイツチ故障監視方式 | |
| US5781039A (en) | Frequency controlled switch | |
| JP3396792B2 (ja) | フェイルセーフ論理回路，フェイルセーフｎ入力アンドゲート回路およびフェイルセーフ自己保持回路 | |
| JP3151599B2 (ja) | スイッチング電源装置 | |
| JP3837579B2 (ja) | 印加電圧検出装置 | |
| US12111339B2 (en) | State detection circuit for detecting tri-state and state detection method thereof | |
| JP2648604B2 (ja) | 欠相検出装置 | |
| US6392451B1 (en) | Threshold value operation circuit, and, and gate circuit, self hold circuit, start signal generation circuit using threshold value operation circuit | |
| US4441148A (en) | Power converting device and a protection device for the same | |
| JPS5911268B2 (ja) | サイリスタ変換装置 | |
| JPS647336Y2 (ja) | ||
| JPH025273B2 (ja) | ||
| SU1360522A1 (ru) | Устройство дл защиты мостового преобразовател | |
| JPS5928671A (ja) | 電圧低下検出回路 | |
| JPH05259988A (ja) | 光出力監視回路 | |
| SU1742982A1 (ru) | Многоканальный различитель максимального сигнала |