JP3837579B2 - 印加電圧検出装置 - Google Patents
印加電圧検出装置 Download PDFInfo
- Publication number
- JP3837579B2 JP3837579B2 JP33537298A JP33537298A JP3837579B2 JP 3837579 B2 JP3837579 B2 JP 3837579B2 JP 33537298 A JP33537298 A JP 33537298A JP 33537298 A JP33537298 A JP 33537298A JP 3837579 B2 JP3837579 B2 JP 3837579B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching element
- light
- optical signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
【発明の属する技術分野】
本発明は、印加電圧検出装置に係り、特に、複数個直列接続された半導体スイッチング素子、例えばサイリスタに交流電圧が印加されたときの電圧の極性を検出するに好適な印加電圧検出装置に関する。
【0002】
【従来の技術】
従来、サイリスタを用いた高電圧サイリスタ装置、例えば3相電力変換器として6アームで構成されたものが知られている。従来、この種の電力変換器の各アームは複数個のサイリスタ素子が互いに直列に接続されて構成されている。各アームのサイリスタ素子を点弧するに際しては、各アームのサイリスタ素子に印加される交流信号の極性を判別し、この判別結果にしたがって各アームのサイリスタ素子の点弧角を制御することが行われている。そして各アームのサイリスタ素子に印加される電圧の極性を検出する印加電圧検出装置として、従来、例えば、特開平10−84666号公報に記載されているものが知られている。この装置においては、各アームのサイリスタ素子に印加される交流電圧の極性を判定するに際して、アームを構成する各サイリスタ素子と並列に分圧回路を接続し、各分圧回路に、各サイリスタ素子に順方向電圧が印加されたときに発光する順方向電圧検出用発光ダイオードを接続し、各発光ダイオード近傍に、発光ダイオードの発光による光信号を受光して伝送するライトガイドを配置し、各ライトガイドの端部に光電変換器をそれぞれ接続し、各発光ダイオードが発光したときに、各光電変換器から順電圧信号を出力するとともに、複数のサイリスタ素子のうち単一のサイリスタ素子(特定のサイリスタ素子)に設けられた発光ダイオードと並列に、このサイリスタ素子に逆方向電圧が印加されたときに発光する逆方向電圧検出用発光ダイオードを接続し、この発光ダイオード近傍に、発光ダイオードからの光を受光して伝送するライトガイドを配置するとともに、このライトガイドの端部に光電変換器を接続し、この光電変換器から逆電圧信号を出力する構成が採用されている。すなわちアームを構成する複数のサイリスタ素子に順電圧信号を伝送するためのライトガイドをそれぞれ配置するとともに、特定のサイリスタ素子に逆電圧信号を伝送するためのライトガイドを配置する構成が採用されている。
【0003】
【発明が解決しようとする課題】
従来技術においては、アームを構成する各サイリスタ素子に順電圧信号を伝送するためのライトガイドを設けるとともに、特定のサイリスタ素子には逆電圧信号を伝送するためのライトガイドを設けなければならず、ライトガイドの本数が多くなる。特に、一つのアームを複数個のユニットに分け、ユニットごとにサイリスタ素子の動作を制御する場合、ユニットごとに逆電圧信号を伝送するためのライトガイドが必要となり、ライトガイドの本数の膨大に伴って、システムのコストが高くなる。
【0004】
本発明の目的は、半導体スイッチング素子に順方向電圧が印加されたときの信号を伝送する光信号伝送系と半導体スイッチング素子に逆方向電圧が印加されたときの信号を伝送する光信号伝送系とを共用することができる印加電圧検出装置を提供することにある。
【0005】
【課題を解決るための手段】
前記目的を達成するために、本発明は、交流信号に応答する第1の半導体スイッチング素子に接続されて第1の半導体スイッチング素子に印加される交流信号を全波整流する整流手段と、この整流手段の整流出力により発光する第1の発光手段と、第1の発光手段の発光による光信号を受光して伝送する第1の光信号伝送手段と、第1の光信号伝送手段の伝送による光信号を電気信号に変換する第1の光電変換手段と、前記第1の半導体スイッチング素子と直列接続された第2の半導体スイッチング素子に接続されて前記第2の半導体スイッチング素子に順方向電圧が印加されたときに発光する第2の発光手段と、第2の発光手段の発光による光信号を受光して伝送する第2の光信号伝送手段と、第2の光信号伝送手段の伝送による光信号を電気信号に変換する第2の光電変換手段と、前記第1の光電変換手段の出力信号と前記第2の光電変換手段の出力信号とから前記第1の半導体スイッチング素子に印加される交流信号の電圧の極性を判定し、この判定結果に応じた信号を出力する電圧方向判定手段とを備えてなる印加電圧検出装置を構成したものである。
【0006】
前記印加電圧検出装置を構成するに際しては、電圧方向判定手段を、第1の光電変換手段と第2の光電変換手段からそれぞれ発光に伴う電気信号が出力されたときに第1の半導体スイッチング素子に順方向電圧が印加されたと判定し、第1の光電変換手段のみから発光に伴う電気信号が出力されたときには第1の半導体スイッチング素子に逆方向電圧が印加されたと判定し、各判定結果に応じた信号を出力する機能を有するもので構成することができる。
【0007】
また、本発明は、交流信号に応答する第1の半導体スイッチング素子に接続されて第1の半導体スイッチング素子に印加される交流信号を全波整流する整流手段と、この整流手段の整流出力により発光する第1の発光手段と、前記第1の半導体スイッチング素子と直列接続された第2の半導体スイッチング素子に並列接続されて前記第2の半導体スイッチング素子に順方向電圧が印加されたときに発光する第2の発光手段と、前記第1の発光手段の出力による光信号と前記第2の発光手段の出力による光信号をそれぞれ光信号伝送系を介して入力し、入力した光信号を基に前記第1の半導体スイッチング素子に印加される交流信号の電圧の極性を判定し、この判定結果に応じた信号を出力する極性判定手段とを備えてなる印加電圧検出装置を構成したものである。
【0008】
前記印加電圧検出装置を構成するに際しては、極性判定手段を、第1の発光手段と第2の発光手段からそれぞれ発光に伴う光信号が出力されたときに第1の半導体スイッチング素子に順方向電圧が印加されたと判定し、第1の発光手段からのみ発光に伴う光信号が出力されたときには第1の半導体スイッチング素子に逆方向電圧が印加されたと判定し、各判定結果に応じた信号を出力する機能を有するもので構成することができる。
【0009】
前記した手段によれば、第1のスイッチング素子に印加される交流信号を全波整流し、この全波整流による整流出力によって第1の発光手段から光を発光させる。すなわち第1の半導体スイッチング素子に順方向電圧または逆方向電圧が印加されたときに第1の発光手段から発光させ、この発光による光信号を光信号伝送系(第1の光信号伝送手段)を介して伝送し、この光信号と、第2の半導体スイッチング素子に順方向電圧が印加されたときに発光する第2の発光手段からの光信号とを基に第1の半導体スイッチング素子に印加される交流信号の電圧の極性を判定するようにしているため、光信号伝送系(第1の光信号伝送手段)に順方向電圧に伴う光信号と逆方向電圧に伴う光信号をともに伝送しても交流信号の電圧の極性を判定することができ、光信号伝送系を共用することが可能となる。
【0010】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図1は本発明の一実施形態を示す回路構成図、図2は図1に示す装置が適用された電力変換装置の回路図である。図1および図2において、印加電圧検出装置は、例えば、図2に示すように、高電圧サイリスタ装置としての電力変換装置100の各アーム102〜112に設けられており、各アーム102〜112に印加される3相交流電圧(3相交流信号)の極性を判定し、この判定結果に応じた信号をスイッチング制御装置(図示省略)へ出力するように構成されている。
【0011】
具体的には、印加電圧検出装置は、図1に示すように、例えば、アーム102を構成する複数の半導体スイッチング素子(第1の半導体スイッチング素子)としてのサイリスタ素子1、11、21、……に並列に、分圧回路を構成する電流制限抵抗2、12、22とツェナーダイオード(電圧リミット回路)3、13、23がそれぞれ直列接続された状態で接続されている。この分圧回路の抵抗値は、電流制限抵抗2、12、22の両端に印加される電圧よりも低い電圧が各ツェナーダイオード3、13、23の両端に印加されるように設定されている。また、サイリスタ素子1、11、21、……のうち各サイリスタ素子に逆方向電圧が印加されたときの回復時間が最も遅いサイリスタ素子、例えば、サイリスタ素子1に接続されたツェナーダイオード3の両端にはツェナーダイオード3の両端に印加される交流信号を全波整流する整流手段としてのダイオード8a、8b、8c、8dが接続されている。これら整流用ダイオード8a〜8dから構成される整流器8は電流制限抵抗5を介して発光ダイオード4に接続されている。この整流器8はツェナーダイオード1に順方向電圧あるいは逆方向電圧が印加されたときにそれぞれ整流出力を発生するようになっている。そして、発光ダイオード4は整流器8の各整流出力によって発光するようになっている。すなわち、発光ダイオード4は、整流器8の全波整流出力によって発光する第1の発光手段として構成されている。
【0012】
一方、サイリスタ素子11に接続されたツェナーダイオード13の両端には電流制限抵抗15を介して発光ダイオード14が接続され、サイリスタ素子21に接続されたツェナーダイオード23の両端には電流制限抵抗25を介して発光ダイオード24が接続されている。発光ダイオード14、24は、サイリスタ素子11、21にそれぞれ順方向電圧が印加されたときにのみ発光する第2の発光手段とし構成されている。
【0013】
また、発光ダイオード4、14、24近傍には、光信号伝送系として、各発光ダイオード4、14、24の発光による光信号を受光して伝送するライトガイド6、16、26が配置されている。ライトガイド6は第1の光信号伝送手段として、ライトガイド16、26は第2の光信号伝送手段として、例えば光ケーブルで構成されており、各ライトガイド6、16、26の端末が光電変換器7、17、27にそれぞれ接続されている。
【0014】
光電変換器7はライトガイド6の伝送による光信号を電気信号に変換する第1の光電変換手段として、光電変換器17、27はそれぞれライトガイド16、26の伝送による光信号を電気信号に変換する第2の光電変換手段として構成されており、各光電変換器7、17、27の出力側が電圧方向判定回路9、19に接続されている。伝送方向判定回路9は、例えば、3入力ANDゲートで構成されており、電圧方向判定回路19は、例えば、3入力のうち光電変換器17、27からの論理を反転する3入力ANDゲートで構成されている。そして電圧方向判定回路9、19は電圧方向判定手段として構成されており、また光電変換器7とともに極性判定手段を構成するようになっている。すなわち、発光ダイオード4、14、24の発光に伴って、光電変換器7、17、27からそれぞれハイレベルの信号が出力されたときには、各サイリスタ素子1、11、21に順方向電圧が印加されたとして、電圧方向判定回路9からハイレベルの順方向電圧信号(順電圧信号)を出力し、光電変換器7からのみハイレベルの信号が出力され、発光ダイオード14、24が非発光状態で光電変換器17、27からはローレベルの信号が出力されたときには、サイリスタ素子1に逆方向電圧が印加されたと判定して、電圧方向判定回路19からハイレベルの逆方向電圧信号(逆電圧信号)を出力するようになっている。
【0015】
次に、図1に示す装置の作用を図3のタイムチャートにしたがって説明する。
【0016】
まず、各サイリスタ1、11、21にそれぞれ交流電圧が印加されてオンオフ動作が繰り返される過程で、サイリスタ素子1の両端に、図3(a)に示すような電圧が発生したとすると、順方向電圧が発生している期間(タイミングt1とタイミングt2の間およびタイミングt4とタイミングt5の間)、サイリスタ素子1の両端に印加される交流電圧は電流制限抵抗2とツェナーダイオード3によって分圧され、この分圧に応じた交流信号がダイオード8a、8bを介して整流され、発光ダイオード4が点灯する(発光する)。
【0017】
次にサイリスタ1に逆方向電圧が発生すると、この期間(タイミングt2とタイミングt3の間およびタイミングt5とタイミングt6の間)、逆方向電圧が電流制限抵抗2、ツェナーダイオード3によって分圧され、この分圧に応じた交流信号がダイオード8c、8dを介して整流され、整流された電流が電流制限抵抗5を介して発光ダイオード4に流れ、発光ダイオード4が点灯する。すなわち、発光ダイオード4は、サイリスタ素子1に順方向電圧および逆方向電圧が印加されている期間、すなわちタイミングt1とタイミングt3の間およびタイミングt4とタイミングt6の間、点灯し、図3(b)に示すように、発光に伴う電流が流れる。そして発光ダイオード4の発光による光信号はライトガイド6を介して伝送され、この光信号は光電変換器7でハイレベルの電気信号に変換されて電圧方向判定回路9、19に入力される。
【0018】
一方、サイリスタ素子1に順方向電圧が印加されている期間、サイリスタ素子11、21にも順方向電圧が印加されているため、各サイリスタ素子11、21に順方向電圧が発生している期間、サイリスタ素子11、21に印加された電圧が電流制限抵抗12、22とツェナーダイオード13、23によって分圧され、この分圧に応じた電流が電流制限抵抗15、25を介して発光ダイオード14、24に流れ、各発光ダイオード14、24は、図3(c)に示すように、サイリスタ素子11、21にそれぞれ順方向電圧が印加されている期間、発光することになる。なお、サイリスタ素子11、21に逆方向電圧が印加されたときには発光ダイオード14、24は消灯することになる。
【0019】
発光ダイオード14、24の発光に伴う光信号はそれぞれライトガイド16、26を介してそれぞれ光電変換器17、27に供給される。そして各光電変換器7、17、27からそれぞれ発光に伴うハイレベルの電気信号が発生したときには、この電気信号は論理1の信号として電圧方向判定回路9、19に入力される。これら電気信号のうち光電変換器17、27からの信号が電圧方向判定回路19に入力されたときには、これらの信号の論理は反転するため、図3(d)に示すように、サイリスタ素子11、21に逆方向電圧が印加されたときに論理1の信号が電圧方向判定回路19に入力される。したがって、光電変換器7、17、27からそれぞれ論理1の信号、すなわちハイレベルの電気信号が出力されたときに、電圧方向判定回路9からサイリスタ素子1に順方向電圧が印加されたとして順方向電圧信号が出力される。
【0020】
一方、光電変換器7からのみハイレベルの信号、すなわち論理1の信号が出力され、光電変換器17、27からは論理0の信号、すなわちローレベルの信号が出力されたときには、図3(b)に示す信号と図3(d)に示す信号の論理積を条件に、電圧方向判定回路19から、サイリスタ素子1に逆方向電圧が印加されたとして逆方向電圧信号が出力される。
【0021】
電圧方向判定回路9、19からそれぞれ発生する順方向電圧信号と逆方向電圧信号がスイッチング制御装置に入力されると、スイッチング制御装置においてサイリスタ素子1をオンオフするための制御が行われる。この場合、サイリスタ素子1に逆方向電圧が印加された後、サイリスタ素子1の両端電圧が0になったことを検出したことを条件に、各サイリスタ素子1、11、21に導通用スイッチング信号(点弧パルス)を印加することで、各サイリスタ素子1、11、21を同時に点弧することができるとともに、アーム102の特定のサイリスタ素子、例えば、サイリスタ素子1の回復時間が最も遅くても、サイリスタ素子1にのみ高電圧が印加されるのを防止することができる。
【0022】
前記実施形態においては、電圧方向判定回路9、19に、光電変換器17、27からの信号を入力するものについて述べたが、電圧方向判定回路9、19を2入力ANDゲートで構成し、光電変換器17、27のうち一方の光電変換器からの信号を入力するだけで、サイリスタ素子1に順方向電圧または逆方向電圧が印加されたことを検出することができる。この場合、従来、サイリスタ素子1に対してライトガイドを2本設け、サイリスタ素子11にライトガイドを1本設けていたのに対して、サイリスタ素子1、11にそれぞれライトガイド6、16を設ければよく、ライトガイドの本数を少なくすることができ、システムのコストの低減に寄与することができる。
【0023】
【発明の効果】
以上説明したように、本発明のよれば、第1の半導体スイッチング素子に印加される交流信号を全波整流し、この全波整流による整流出力によって第1の発光手段を発光させ、第1の発光手段の発光に伴う光信号を光信号伝送系を介して伝送し、この光信号の論理と、第2の半導体スイッチング素子の状態を伝送する光信号伝送系からの光信号の論理とを判定して第1の半導体スイッチング素子に順方向電圧または逆方向電圧が印加されることを検出するようにしたため、順方向電圧検出信号を伝送する系と逆方向電圧検出信号を伝送する系を共用することができ、システムのコストの低減に寄与することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示す印加電圧検出装置の回路構成図である。
【図2】本発明に係る装置が適用された電力変換装置の回路構成図である。
【図3】図1に示す装置の作用を説明するためのタイムチャートである。
【符号の説明】
1、11、21、… サイリスタ素子
2、12、22 電流制限抵抗
3、13、23 ツェナーダイオード
4、14、24 発光ダイオード
5、15、25 電流制限抵抗
6、16、26 ライトガイド
7、17、27 光電変換器
8 整流器
8a、8b、8c、8d ダイオード
9、19 電圧方向判定回路
Claims (4)
- 交流信号に応答する第1の半導体スイッチング素子に接続されて第1の半導体スイッチング素子に印加される交流信号を全波整流する整流手段と、この整流手段の整流出力により発光する第1の発光手段と、第1の発光手段の発光による光信号を受光して伝送する第1の光信号伝送手段と、第1の光信号伝送手段の伝送による光信号を電気信号に変換する第1の光電変換手段と、前記第1の半導体スイッチング素子と直列接続された第2の半導体スイッチング素子に接続されて前記第2の半導体スイッチング素子に順方向電圧が印加されたときに発光する第2の発光手段と、第2の発光手段の発光による光信号を受光して伝送する第2の光信号伝送手段と、第2の光信号伝送手段の伝送による光信号を電気信号に変換する第2の光電変換手段と、前記第1の光電変換手段の出力信号と前記第2の光電変換手段の出力信号とから前記第1の半導体スイッチング素子に印加される交流信号の電圧の極性を判定し、この判定結果に応じた信号を出力する電圧方向判定手段とを備えてなる印加電圧検出装置。
- 交流信号に応答する第1の半導体スイッチング素子に並列接続されて第1の半導体スイッチング素子に印加される交流信号を全波整流する整流手段と、この整流手段の整流出力により発光する第1の発光手段と、第1の発光手段の発光による光信号を受光して伝送する第1の光信号伝送手段と、第1の光信号伝送手段の伝送による光信号を電気信号に変換する第1の光電変換手段と、前記第1の半導体スイッチング素子と直列接続された第2の半導体スイッチング素子に並列接続されて前記第2の半導体スイッチング素子に順方向電圧が印加されたときに発光する第2の発光手段と、第2の発光手段の発光による光信号を受光して伝送する第2の光信号伝送手段と、第2の光信号伝送手段の伝送による光信号を電気信号に変換する第2の光電変換手段と、前記第1の光電変換手段と前記第2の光電変換手段からそれぞれ発光に伴う電気信号が出力されたときに前記第1の半導体スイッチング素子に順方向電圧が印加されたと判定し、前記第1の光電変換手段のみから発光に伴う電気信号が出力されたときには前記第1の半導体スイッチング素子に逆方向電圧が印加されたと判定し、各判定結果に応じた信号を出力する電圧方向判定手段とを備えてなる印加電圧検出装置。
- 交流信号に応答する第1の半導体スイッチング素子に並列接続されて第1の半導体スイッチング素子に印加される交流信号を全波整流する整流手段と、この整流手段の整流出力により発光する第1の発光手段と、前記第1の半導体スイッチング素子と直列接続された第2の半導体スイッチング素子に並列接続されて前記第2の半導体スイッチング素子に順方向電圧が印加されたときに発光する第2の発光手段と、前記第1の発光手段の出力による光信号と前記第2の発光手段の出力による光信号をそれぞれ光信号伝送系を介して入力し、入力した光信号を基に前記第1の半導体スイッチング素子に印加される交流信号の電圧の極性を判定し、この判定結果に応じた信号を出力する極性判定手段とを備えてなる印加電圧検出装置。
- 交流信号に応答する第1の半導体スイッチング素子に並列接続されて第1の半導体スイッチング素子に印加される交流信号を全波整流する整流手段と、この整流手段の整流出力により発光する第1の発光手段と、前記第1の半導体スイッチング素子と直列接続された第2の半導体スイッチング素子に並列接続されて前記第2の半導体スイッチング素子に順方向電圧が印加されたときに発光する第2の発光手段と、前記第1の発光手段と前記第2の発光手段にそれぞれ光信号伝送系を介して接続されて前記第1の発光手段と前記第2の発光手段からそれぞれ発光に伴う光信号が出力されたときに前記第1の半導体スイッチング素子に順方向電圧が印加されたと判定し、前記第1の発光手段からのみ発光に伴う光信号が出力されたときには前記第1の半導体スイッチング素子に逆方向電圧が印加されたと判定し、各判定結果に応じた信号を出力する極性判定手段とを備えてなる印加電圧検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33537298A JP3837579B2 (ja) | 1998-11-26 | 1998-11-26 | 印加電圧検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33537298A JP3837579B2 (ja) | 1998-11-26 | 1998-11-26 | 印加電圧検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000166216A JP2000166216A (ja) | 2000-06-16 |
JP3837579B2 true JP3837579B2 (ja) | 2006-10-25 |
Family
ID=18287810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33537298A Expired - Fee Related JP3837579B2 (ja) | 1998-11-26 | 1998-11-26 | 印加電圧検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3837579B2 (ja) |
-
1998
- 1998-11-26 JP JP33537298A patent/JP3837579B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000166216A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4084221A (en) | High-voltage thyristor converter | |
US6069452A (en) | Circuit configuration for signal transmitters with light-emitting diodes | |
JP2006238546A (ja) | インバータ温度検出装置 | |
JP3837579B2 (ja) | 印加電圧検出装置 | |
JP2000184718A (ja) | スイッチング電源装置 | |
JPH0328150B2 (ja) | ||
JPS60255054A (ja) | 電力変換器の印加電圧検出装置 | |
US4596984A (en) | Digital data input circuit | |
KR950031351A (ko) | 교류식 저항용접기에서의 다이리스터 전압검출장치 | |
US4486824A (en) | PWM Converter with control circuit responsive to minimum holding current | |
JPS5932319A (ja) | サイリスタスイツチ故障監視方式 | |
SU1596452A1 (ru) | Многовходовый логический элемент И | |
JPS6139850A (ja) | サイリスタ監視用回路装置 | |
JP2747749B2 (ja) | ゲートパルスの伝送方式 | |
JP7056851B2 (ja) | 太陽光発電システム及び検出方法 | |
JPS6359121A (ja) | シリアル信号伝送方式 | |
KR101956589B1 (ko) | 전압 검출 장치 | |
JPS63108276A (ja) | 停電検出方式 | |
JPH08168168A (ja) | サイリスタの電圧検出回路、駆動回路および故障検出装置 | |
JP2648604B2 (ja) | 欠相検出装置 | |
KR0114674Y1 (ko) | 110v/220v자동절환회로 | |
JPS5911268B2 (ja) | サイリスタ変換装置 | |
JPH07107746A (ja) | 交直電力変換装置 | |
JPH0336338B2 (ja) | ||
JP2712178B2 (ja) | 光サイリスタのゲート制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |