JPS60254192A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）発明の技術分野 本発明はマトリックス構成等ディスプレイパネルに係る
液晶表示装置に関する。

（ｂ）技術の背景 ネマチック型、コレステリンク型液晶分子の電気的光学
的異方性を用いた液晶セルは、低電圧。

低電力動作の極薄形表示装置が実現され、ることから賞
用されている。

本発明は、液晶表示装置の郷動方法、特にパネル表示用
入力データの書換え方法に係り、液−晶セルに印加する
直流成分をなくして信頼性の高いかつ表示データの高速
書換えを可能とする改良された液晶表示装置である。

（Ｃ）従来技術と問題点 従来の液晶表示装置の構成概要を第１図ブロック図によ
り説明する。

図に於て、１はマイクロプロセッサからなるＣＰＵ。

２はＣＰＩＩからの入力データをメモリに記憶させ又。

記憶データの読出しをなす制御回路、３は表示入力デー
タを記憶するランダムアクセスメモリ　（ＲＡＭ）、４
は表示パネル側の駆動回路、及び５は例えばマ）　ＩＪ
ソックス列構成の走査電極及び信号電極を形成した薄板
状表示パネルである。

従来、この種液晶表示装置では、液晶セルの劣化を防止
するため、該セルの印加電圧は交流駆動法が採用される
。これは２例えば一フレーム（単位画面表示）期間で正
の電圧を印加すれば２次フレーム期間では負の電圧を印
加する等してなす交流化電圧を繰返し印加して液晶表示
をなす。即ち。

液晶セルの励起（ＯＮ状態）、非励起（ＯＦＦ状態）は
１表示パネルの走査ならびに信号各電極に印加される一
フレーム電圧波形全体にわたる実効値で応答する駆動が
される。

ところで１表示画面の変更に際して、パネルに付帯する
表示メモリ３の内容を書換えて行うが。

通常、入力側ＣＰＵ　１の変更指令により表示データが
送出される為、前記交流駆動の原則が保証されず、液晶
セル電極間に直流分が残ることになる。

前記残存の直流分は液晶セル内で電気化学反応を生じ液
晶分子の劣化を促進することとなり問題がある。

（ｄ）発明の目的 本発明の目的は前記の問題点を解決することにある。

液晶表示の駆動手段として前記セル電極間、直流成分の
発生を防止して、液晶表示装置の長寿命化を実現するこ
とである。

（ｅ）発明の構成 前記の目的は、ＣＰＵと、該ＣＰＵからの入力データを
記憶する表示用メモリと、該メモリ内容を読出しパネル
側へ表示する制御回路と、且つパネル表示駆動がフレー
ム毎に電圧極性を反転して行う液晶表示装置の前記制御
回路に於いて、メモリデータ書換えをニフレーム毎に許
可する信号を前記ＣＰＵに出力してパネル表示の制御が
されること。

もしくは表示用メモリを複数フレーム分備え。

表示駆動部へ何れのメモリからデータを送出するかの切
換えをニフレーム毎に許可する信号を前記ＣＰＵに出力
してパネル表示の制御がされること。

により達成される。

（ｆ）発明の実施例 本発明の第一は１表示データの書換え時に生ずる従来問
題とされた直流電圧成分の発生を防止する為、メモリ記
憶データ書換えをニフレーム毎に可とする表示制御信号
を設け、該信号期間以外では表示データの書換えは行わ
ない様にしたものである。

以下、第２図乃至第４図の完全交流化パネル駆動実施例
図により本発明の詳細な説明する。

第２図は本発明の装置構成実施例とするブロック図、第
３図は本発明の制御信号を説明するタイミング図、及び
第４図は前記の制御信号を生成出力する一回路例である
。

第２図ブロック図に於いて、液晶表示装置の構成は次の
通り。

図に於て、１は前記のＣＰｔ１．　２はＣＰＵからの入
力データをメモリに記憶または該記憶データの読出しを
行う制御回路、３は入力データを記憶するランダムアク
セスメモリ　（ＲＡＭ）、４は表示パネル側の駆動回路
、及び５は例えばマトリックス構成の走査電極及び信号
電極が形成された表示パネルである。

本発明は前記メモリ内容の書換えを、パネル表示のニフ
レーム期間毎にＣＰ［Ｊに対しデータ入力を許可するＲ
ＡＭデータ書換え信号（以下レディー信号と呼ぶ）を制
御回路２で生成することにより交流化パネル駆動を行う
。これを第３図の信号タイミング図に従って説明する。

第３図に於いて、　（ａ）は制御回路２内で発生し表示
駆動回路４に送出されるフレーム制御の垂直同期用クロ
ックパルス（Ｖ−５ＹＮＣ）信号、　（ｂ）は前記のレ
ディー信号パルス、　（Ｃ）は一フレーム毎に表示パネ
ルに印加される駆動電圧の極性を反転する交流化信号で
ある。

レディー信号パルス（ｂ）は同一データのパネル表示を
ニフレーム期間を単位として保持させるもので該保持期
間はパネル画面の切替えあるいはデータ書換えは行わず
、書換えはレディー信号パルス期間”Ｈ”の時間で行う
。斯くして、パネル表示の交流化駆動が完全に施行され
る。

第４図は表示データの書換え時、制御回路２に設けられ
る前記本発明の表示制御信号出力を発生する実施例回路
図である。

第４図回路図に於て、　Ｖ−３ＹＮＣ信号（ａ）を入力
するフリップフロンプロは、信号入力毎に出力極性が反
転して駆動電圧の交流化信号（Ｃ）が生成される。該生
成の交流化信号はマルチパイブレーク７に入力され、ニ
フレーム毎に前記のレディー信号パルス（ｂ）が生成さ
れる。

マルチパイブレーク７の出力は、ＣＰｔｊｌ側へ送出さ
れてメモリ内容の読出し表示中はＣＰＵからのメモリア
クセスが出来ない制御信号とされる。

前記詳細に説明した本発明第一のパネル駆動制御方法と
すれば、ＣＰＵＩ側から常時メモリデータの書換えアク
セスがあっても、書換えはレディー信号パルス期間”Ｈ
”のみで行われるため液晶表示パネルに直流電圧の残留
成分が印加されることがな（なり、信頼性の高い液晶表
示装置が実現される。

次に２本発明の詳細な説明する。

第２図の装置構成ブロック図に於いて、ＲＡＭ３は２通
常−フレーム分容量でよいが、新たに入力される表示デ
ータに対して書換えが終る迄は、データ入力がされない
と云うのでは表示駆動の畠速化に支障となる。この為、
ＲＡＭ−３と同容量メモリＲＡＭ３′を設けてニフレー
ム分の記憶痰量とする。

即ち、一方のＲＡＭ（３または３′）からは表示データ
を読出し表示する。該表示データの転送は。

ＲＡＭ（３または３′）−制御回路２−表示駆動回路の
径路により、他方のＲＡＭ（３′または３）へは常時表
示データの書込みを可能とする。該書込みデータは、、
ＣＰＵ１−制御回路２−ＲＡＭ　（３’または３）の径
路で行われる。

斯様にニフレーム分のメモリを設ける場合、何れのＲＡ
Ｍ内容を読出しパネル表示するかは、　ＣＰＵからの制
御信号で切替えればよいが、該信号は前記ニフレーム毎
に許可する制御回路２から送出する前記のレディー信号
パルス期間中にｃｐｕ側から送出される。

ＲＡＭ　３とＲＡＭ３’との切替え信号は第３図タイミ
ング図の（ｄ）波形である。同図の（ｅ）波形は。

前記（ｄ）波形パルスで切替えられた制御回路２から表
示駆動回路４へ送出されるデータで表示読出し中のＲＡ
Ｍ　３または３′から書込み完了のＲＡＭ３′または３
へと切替えが連続的になされる駆動波形である。

前記詳細に説明した本発明第二のパネル駆動制御方法と
すれば、複数個備えたーフレーム分メモリの中受なくと
も一組は常にＣＰ［Ｉ　１に対し開放されているため、
データの高速書換えが可能である。

これらメモリの切換えはレディー信号パルス期間”Ｈ”
のみで行われるため液晶表示パネルに直流電圧の残留成
分が印加されることがなくなり。

信頼性の高い液晶表示装置が実現される。

（ｇ）発明の効果 前記本発明第一の液晶表示装置によれば、ニフレーム毎
に表示データの書換えが有効とされる為液晶表示パネル
の駆動が完全に交流化され表示駆動の信頼性が向上する
。又１本発明第二の液晶表示装置は二組の表示入力デー
タのメモリを具備することから表示パネルの高速駆動が
可能となる等の利点がある。

【図面の簡単な説明】

第１図は従来液晶表示装置の構成ブロック図。 第２図は本発明の液晶表示装置の構成実施例とするブロ
ック図。 第３図は本発明の制御信号タイミング図。 第４図は前記制御信号を生成する一回路例である。 図中、１はＣＰＵ、　２は制御回路。 ３と３′は入力データのメモリ　（ＲＡＭ　）。 ４は駆動回路、　５は表示パネル。 ６はフリップフロップ。 ７はマルチパイブレークである。 第１図 ３ 草２図 隼３図 年４Ｚ ぎ

Claims (1)

1. 【特許請求の範囲】 ＴＩ）　ＣＰＵと、該ＣＰＵからの入力データを記憶す
   る表示メモリと、該メモリ内容を読出しパネル表示する
   制御回路と、且つパネル表示駆動がフレーム毎に電圧極
   性を反転して行う液晶表示装置の前記制御回路に於いて
   、メモリデータ書換えをニフレーム毎に許可する信号を
   前記ＣＰｕに出力してパネル表示がされることを特徴と
   する液晶表示装置。 （２）フレーム毎に電圧極性を反転して行う前記液晶表
   示装置に於いて１表示用メモリを複数組備え、該複数組
   のメモリから表示駆動部へデータ送出をなすメモリ切換
   えをニフレーム毎に許可する信号出力を有することを特
   徴とする液晶表示装置。