JPS60251672A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPS60251672A
JPS60251672A JP59107724A JP10772484A JPS60251672A JP S60251672 A JPS60251672 A JP S60251672A JP 59107724 A JP59107724 A JP 59107724A JP 10772484 A JP10772484 A JP 10772484A JP S60251672 A JPS60251672 A JP S60251672A
Authority
JP
Japan
Prior art keywords
gate electrode
active layer
semiconductor active
schottky junction
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59107724A
Other languages
Japanese (ja)
Other versions
JPH0714034B2 (en
Inventor
Masahiro Hirayama
昌宏 平山
Masamichi Omori
大森 正道
Hirohiko Sugawara
裕彦 菅原
Kiyoshi Nawata
縄田 喜代志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59107724A priority Critical patent/JPH0714034B2/en
Publication of JPS60251672A publication Critical patent/JPS60251672A/en
Publication of JPH0714034B2 publication Critical patent/JPH0714034B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To facilitate manufacture by each constituting semiconductor active layers for enhancement type and depletion type Schottky junction type field- effect transistors by the layer section of a semiconductor active layer common in these active layers. CONSTITUTION:A semiconductor active layer 23 is formed into a semiconductor substrate 1 in uniform thickness through the implantation treatment of impurity ions, and a source electrode 6 and a drain electrode 7 are shaped onto the layer section 24 of the semiconductor active layer 23 so as to be in ohmic-contact while a source electrode 16 and a drain electrode 17 are formed onto a layer section 25 so as to be in ohmic-contact. A gate electrode 5 consisting of a material containing molybdenum, silicon and nitrogen is shaped onto the layer section 24 so as to form a Schottky junction 4. A gate electrode 15 composed of a material having a composition ratio different from the gate electrode 5 is formed onto the layer section 25 so as to shape a Schottky junction 14. Accordingly, a semiconductor device can be manufactured easily by a simple process having a function as an inverter.

Description

【発明の詳細な説明】 本発明の分野 本発明1ま、エンハンスメント型のシ・ットキ接合型電
界効果i〜ランジスタと、デプレッション型のショット
キ接合型電界効果トランジスタとを有する半導体装置、
及びその製法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention Invention 1 A semiconductor device having an enhancement type Schottky junction field effect transistor and a depletion type Schottky junction field effect transistor;
and its manufacturing method.

本発明の背明 エンハンスメント型のショットキ接合型電界効果トラン
ジスタと、デプレッション型のショットキ接合型電界効
果トランジスタとを有する半導体装置として、従来、第
1図を伴なって次に述べる構成を有するものが提案され
ている。
Background of the Invention As a semiconductor device having an enhancement type Schottky junction field effect transistor and a depletion type Schottky junction field effect transistor, a semiconductor device having the configuration described below with reference to FIG. 1 has been proposed. has been done.

すなわち、例えばQa 、Asでなる半絶縁性を有する
またはP型もしくはN型の半導体基板1を用いて、エン
ハンスメント型のショットキ接合型電界効果トランジス
タETと、デプレッション型のショットキ接合型電界効
果トランジスタDTとが構成されている。
That is, an enhancement type Schottky junction field effect transistor ET and a depletion type Schottky junction field effect transistor DT are manufactured by using a semi-insulating, P type or N type semiconductor substrate 1 made of, for example, Qa or As. is configured.

ショットキ接合型電界効果トランジスタETは、半導体
基板1内に、その主面2側から不純物イオン半導体基板
1が半絶縁性を有する場合、P型またはN型を与える不
純物イオン、半導体基板がP型またはN型を有する場合
、半導体基板とは逆の導電型を与える不純物イオンの打
込処理によって形成された半導体能動層3を有する。
In the Schottky junction field effect transistor ET, impurity ions are added into the semiconductor substrate 1 from the main surface 2 side to provide P-type or N-type impurity ions when the semiconductor substrate 1 has semi-insulating properties; In the case of N type, the semiconductor active layer 3 is formed by implanting impurity ions that give a conductivity type opposite to that of the semiconductor substrate.

また、ショットキ接合型電界効果トランジスタETは、
半導体能動層3上にショットキ接合4を形成するように
付されたゲート電極5と、半導0体能動層3上に、ゲー
ト電極5を挾む位置において、それぞれオーミックに付
されたソース電極6及びドレイン電極7とを有する。
Furthermore, the Schottky junction field effect transistor ET is
A gate electrode 5 is attached to the semiconductor active layer 3 so as to form a Schottky junction 4, and a source electrode 6 is ohmically attached to the semiconductor active layer 3 at a position sandwiching the gate electrode 5. and a drain electrode 7.

一方、ショットキ接合型電界効果トランジスタDTは、
半導体基板1内に、その主面2側から、半導体能動層3
と同様に形成された半導体能動層13を有する。
On the other hand, the Schottky junction field effect transistor DT is
A semiconductor active layer 3 is formed in the semiconductor substrate 1 from the main surface 2 side.
It has a semiconductor active layer 13 formed similarly.

この場合、半導体能動層13は、半導体能動層3と同じ
厚さを有しているが半導体能動層3に比し高いキャリア
濃度を有しているか、または図示のように、半導体能動
層3と同じキャリア濃度を有しているが半導体能動層3
に比し厚い厚さを有している。また、半導体能動層3及
び13は互に連接している。
In this case, the semiconductor active layer 13 has the same thickness as the semiconductor active layer 3 but has a higher carrier concentration than the semiconductor active layer 3, or as shown in the figure, the semiconductor active layer 13 has the same thickness as the semiconductor active layer 3 but has a higher carrier concentration than the semiconductor active layer 3. Although having the same carrier concentration, the semiconductor active layer 3
It has a thicker thickness than the . Further, the semiconductor active layers 3 and 13 are connected to each other.

さらに、ショットキ接合型電界効果トランジスタDTは
、半導体能動層4上に、ショットキ接合14を形成する
ように付されたゲート電極15と、半導体能動層13上
に、ゲート電極15を挾む位置において、それぞれオー
ミックに付されたソース電極16及びドレイン電極17
とを有する。この場合、ゲート電極15は、上述したシ
ョットキ接合型電界効果トランジスタETのゲート電極
5と同じ材料で形成されている。また、ソース電極16
と、上述したショットキ接合型電界効果トランジスタE
Tのドレイン電極7は、半導体能動層3及び13の連接
位置を横切って延長しているソース電極16及び7に共
通の電極18の半導体能動層13及び3側の部でなる。
Further, the Schottky junction field effect transistor DT includes a gate electrode 15 attached on the semiconductor active layer 4 to form a Schottky junction 14, and a position on the semiconductor active layer 13 sandwiching the gate electrode 15. A source electrode 16 and a drain electrode 17 each ohmically attached.
and has. In this case, the gate electrode 15 is formed of the same material as the gate electrode 5 of the Schottky junction field effect transistor ET described above. In addition, the source electrode 16
and the Schottky junction field effect transistor E mentioned above.
The drain electrode 7 of T is formed by the part of the electrode 18 on the side of the semiconductor active layers 13 and 3 that is common to the source electrodes 16 and 7 and extends across the connection position of the semiconductor active layers 3 and 13.

以上が、従来提案されているエンハンスメント型のショ
ットキ接合型電界効果トランジスタと、デプレッション
型のショットキ接合型電界効果トランジスタとを有する
半導体装置の構成である。
The above is the configuration of a conventionally proposed semiconductor device including an enhancement type Schottky junction field effect transistor and a depletion type Schottky junction field effect transistor.

このような構成によれば、エンハンスメント型のショッ
トキ接合型電界効果トランジスタETにおいて、ゲート
電極5及びソース電極6間に制御電圧が与えられていな
い状態で、ショットキ接合4から半導体能動層3側に拡
がっている空乏層9が形成されており、そしてその空乏
層9は、図示のように、半導体基板1に達しているもの
である。
According to such a configuration, in the enhancement type Schottky junction field effect transistor ET, when a control voltage is not applied between the gate electrode 5 and the source electrode 6, the Schottky junction 4 spreads toward the semiconductor active layer 3 side. A depletion layer 9 is formed therein, and the depletion layer 9 reaches the semiconductor substrate 1 as shown in the figure.

このため、このような状態で、ソース電極6及びドレイ
ン電極7間に所要の電源が接続されていても、半導体能
動層3内をソース電極6及びドレイン電極7を通って外
部に流れる電流は得られない。
Therefore, in such a state, even if a required power source is connected between the source electrode 6 and the drain electrode 7, the current flowing through the semiconductor active layer 3 to the outside through the source electrode 6 and the drain electrode 7 cannot be obtained. I can't do it.

しかしながら、このような状態から、ゲート電極5及び
ソース電極6間に所要の極性を以て制御電圧が与えられ
れば、こ、れに応じて、いままで半導体基板1に達する
まで半導体能動層3内に拡がっていた空乏層9が、制御
電圧の値に応じた分、ショットキ接合4側に後退する。
However, if a control voltage with the required polarity is applied between the gate electrode 5 and the source electrode 6 from this state, the voltage will spread within the semiconductor active layer 3 until it reaches the semiconductor substrate 1. The depletion layer 9, which had been in contact with the depletion layer 9, retreats toward the Schottky junction 4 by an amount corresponding to the value of the control voltage.

このため、このとき、ソース電極6及びドレイン電極7
間に所要の電源が接続されていれば、半導体能動層3内
をソース電極6及びドレイン電極7を通って外部に電流
が、制御電圧に応じた値で流れる。
Therefore, at this time, the source electrode 6 and the drain electrode 7
If a required power source is connected between them, a current flows in the semiconductor active layer 3 to the outside through the source electrode 6 and the drain electrode 7 at a value corresponding to the control voltage.

また、デプレッション型のショットキ接合型電界効果ト
ランジスタDTにおいて、ゲート電極15及びソース電
極16間に制御電圧が与えられていない状態でも、また
、ゲート電極15及び16間に所要の極性を以て制御電
圧が与えられている状態でも、ショットキ接合14がら
半導体能動層13側に拡がる空乏層19が形成されてい
るが、その空乏層19は、図示のように、半導体基板1
に達していないものである。このため、ソース電極16
及びとで17間に所要の電源が接続されていれば、半導
体能動層13内をソース電極16及びドレイン電極17
を通って外部に流れる電流が得られる。
Furthermore, in the depletion type Schottky junction field effect transistor DT, even when no control voltage is applied between the gate electrode 15 and the source electrode 16, a control voltage is applied between the gate electrodes 15 and 16 with the required polarity. Even in this state, a depletion layer 19 is formed that extends from the Schottky junction 14 to the semiconductor active layer 13 side.
This has not been achieved. For this reason, the source electrode 16
If a necessary power supply is connected between the source electrode 16 and the drain electrode 17 in the semiconductor active layer 13,
A current is obtained that flows to the outside through it.

従って、第1図に示す従来の半導体装置によれば、ショ
ットキ接合型電界効果トランジスタDTのゲート電極1
5をショットキ征台型電界効果トランジスタDTのソー
ス電極16に接続し、また、ショットキ接合型電界効果
トランジスタETの1ノース電極6と、ショットキ接合
型電界効果トランジスタDTのドレイン電極17との間
に所要の電源を接続し、そして、ショットキ接合型電界
効果トランジスタETのゲート電極5とソース電極6と
の間に制御電圧に印加するようにすれば、ショットキ接
合型電界効果トランジスタETのトレイン電極7及びシ
ョットキ接合型電界効果トランジスタDTのソース電極
16と、ショットキ接合型電界効果トランジスタETの
ソース電極6との間に、制御電圧に応じた出力電圧が得
られる。従って、ショットキ接合型電界効果トランジス
タETを駆動トランジスタ、ショットキ接合型電界効果
トランジスタDTを負荷とするインバータとしての機能
が得られる。
Therefore, according to the conventional semiconductor device shown in FIG. 1, the gate electrode 1 of the Schottky junction field effect transistor DT is
5 to the source electrode 16 of the Schottky junction field effect transistor DT, and also between the 1 north electrode 6 of the Schottky junction field effect transistor ET and the drain electrode 17 of the Schottky junction field effect transistor DT. If a control voltage is applied between the gate electrode 5 and the source electrode 6 of the Schottky junction field effect transistor ET, the train electrode 7 of the Schottky junction field effect transistor ET and the Schottky An output voltage corresponding to the control voltage is obtained between the source electrode 16 of the junction field effect transistor DT and the source electrode 6 of the Schottky junction field effect transistor ET. Therefore, it is possible to obtain a function as an inverter using the Schottky junction field effect transistor ET as a drive transistor and the Schottky junction field effect transistor DT as a load.

このように、第1図に示す従来の半導体装置によれば、
インバータとしての機能を得ることができるが、そのた
めに、半導体基板1に、互に同じ厚さを有しているが互
にキャリア濃度の異なる、または互に同じキャリア濃度
を有しているが互に厚さの昇なる2つのキャリア濃度3
及び13を形成する必要がある。従って、半導体装置を
製造するのに多くの工程を要する、という欠点を有して
いた。
In this way, according to the conventional semiconductor device shown in FIG.
The function as an inverter can be obtained, but for this purpose, the semiconductor substrates 1 have the same thickness but different carrier concentrations, or have the same carrier concentration but mutually different carrier concentrations. Two carrier concentrations with increasing thickness 3
and 13 need to be formed. Therefore, it has the disadvantage that many steps are required to manufacture the semiconductor device.

本 B(Di よって、本発明は、上述した欠点を伴うことのない新規
な半導体装置、及びその製法を提案せんとするものであ
る。
Book B (Di) Accordingly, the present invention aims to propose a novel semiconductor device and a method for manufacturing the same that are free from the above-mentioned drawbacks.

本願第1番目の発明による半導体装置は、第1図で上述
した従来の半導体装置と同様に、次の構成を有する。
The semiconductor device according to the first invention of the present application has the following configuration similar to the conventional semiconductor device described above in FIG.

すなわち、基板上に形成された第1の半導体能動層と、
その第1の半一体能動層上に第1のショットキ接合を形
成するように付された第1のゲート電極と、第1の半導
体能動層−ヒに、第1のゲート電極を挾む位置において
、それぞれオーミックに付された第1のソース電極及び
第1のトレイン電極とを有するエンハンスメント型の第
1のショットキ接合型電界効果トランジスタを有する。
That is, a first semiconductor active layer formed on a substrate;
a first gate electrode disposed on the first semi-integral active layer to form a first Schottky junction; and a first semiconductor active layer at positions sandwiching the first gate electrode. , a first enhancement-type Schottky junction field effect transistor having a first source electrode and a first train electrode, each of which is ohmically attached.

また、上述した基板上に形成された第2の半導体能動層
と、その第2の半導体能動層上に第2のショットキ接合
を形成するように付された第2のゲート電極と、第2の
半導体能動層上に、第2のゲート電極を挾む位置におい
て、それぞれオーミックにイ」された第2のソース電極
及び第2のドレイン電極とを有するデプレッション型の
第2のショットキ接合型電界効果トランジスタを有する
Further, a second semiconductor active layer formed on the above-described substrate, a second gate electrode attached to form a second Schottky junction on the second semiconductor active layer, and a second semiconductor active layer formed on the substrate described above; a depletion-type second Schottky junction field-effect transistor having a second source electrode and a second drain electrode that are ohmically impeded at positions sandwiching a second gate electrode on the semiconductor active layer; has.

しかしながら、本願第1番目の発明による半導体装置は
、上述した構成を有する半導体装置において、次の構成
を有する。
However, the semiconductor device according to the first invention of the present application has the following configuration in the semiconductor device having the above-described configuration.

すなわち、第1及び第2の半導体能動層が、それに共通
の半導体能動層の第1及び第2の階部でなる。
That is, the first and second semiconductor active layers are first and second steps of the semiconductor active layer common thereto.

また、第1のゲート電極が、第1の半導体能動層として
の第1の階部との間で、第1のショットキ接合による第
1のショットキ障壁を形成する第1の材料で形成され、
一方第2のゲート電極が、第2の半導体能動層としての
第1の階部との間で、第2のショットキ接合による第1
のショットキ障壁に比し低い第2のショットキ障壁を形
成する第2の材料で形成されている。この場合、第2の
ゲート電極の第2の材料が、第1のゲート電極の第1の
材料と同じ元素を含んでいるが、異なる組成比を有する
Further, the first gate electrode is formed of a first material that forms a first Schottky barrier by a first Schottky junction between the first gate electrode and the first step serving as the first semiconductor active layer,
On the other hand, the second gate electrode is connected to the first layer as a second semiconductor active layer by a second Schottky junction.
The second material forms a second Schottky barrier that is lower than the Schottky barrier of the second Schottky barrier. In this case, the second material of the second gate electrode contains the same elements as the first material of the first gate electrode, but has a different composition ratio.

以上が、本願第1番目の発明による半導体装置の構成で
ある。
The above is the configuration of the semiconductor device according to the first invention of the present application.

このような構成を有する本願第1番目の発明による半導
体装置によれば、エンハンスメント型のショットキ接合
型電界効果トランジスタ用の第1の半導体能動層及びデ
プレッション型のショットキ接合型電界効果トランジス
タ用の第2の半導体能動層が、それらに共通の半導体能
動層の第1及び第2の額部でなるので、第1図で上述し
た従来の半導体装置のように、2つの半導体能動層を基
板上に各別に形成する必要がない。
According to the semiconductor device according to the first invention of the present application having such a configuration, the first semiconductor active layer for an enhancement type Schottky junction field effect transistor and the second semiconductor active layer for a depletion type Schottky junction field effect transistor are provided. Since the semiconductor active layers of the semiconductor active layers are composed of the first and second frame portions of the semiconductor active layers common to them, the two semiconductor active layers are respectively disposed on the substrate as in the conventional semiconductor device described above in FIG. There is no need to form it separately.

また、本願第1番目の発明による半導体装置によれば、
エンハンスメント型のショットキ接合型電界効果トラン
ジスタ用の第1のゲート電極と、デプレッション型のシ
ョットキ接合型電界効果トランジスタ用の第2のゲート
電極とを、互に同じ元素を含んでいるが異なる組成比を
有するものに形成する必要があるが、それら第1及び第
2のゲート電極が、互に同じ元素を含んでいて、た寸組
成比を異にしているだけであるので、それら第1及び第
2のゲート電極を容易に形成することができる。
Further, according to the semiconductor device according to the first invention of the present application,
A first gate electrode for an enhancement type Schottky junction field effect transistor and a second gate electrode for a depletion type Schottky junction field effect transistor each contain the same element but have different composition ratios. However, since the first and second gate electrodes contain the same element and only have different dimensional composition ratios, gate electrodes can be easily formed.

従って、本願第1番目の発明による半導体装置によれば
、半導体装置を、第1図で上述した従来の半導体装置に
比し容易に製造することができる、という特徴を有する
Therefore, the semiconductor device according to the first invention of the present application has the feature that the semiconductor device can be manufactured more easily than the conventional semiconductor device described above in FIG.

また、本願第2番目の発明による半導体装置の製法は、
次に述べる工程をとって、本願第1番目の発明による半
導体装置を製造する。
Further, the method for manufacturing a semiconductor device according to the second invention of the present application is as follows:
A semiconductor device according to the first invention of the present application is manufactured by taking the steps described below.

すなわち、基板上に半導体能動層を各部一様の厚さに形
成する工程をとる。
That is, a step is taken in which a semiconductor active layer is formed on a substrate to have a uniform thickness at each portion.

次に、半導体能動層の第1の周部上に、第1の材料でな
る第1のゲート電極を、第1の額部との間で第1のショ
ットキ障壁を形成する第1のショットキ接合を形成する
ように、形成する工程と、第1のグー1〜電極を形成し
て後または前において、半導体能動層の第2の周部上に
、第1の材料と同じ元素を含んでいるが異なる組成比を
有している第2の材料でなる第2のゲート電極を、第2
の額部との間で第1のショットキ障壁に比し低い第2の
ショットキ障壁を形成する第2のショットキ接合を形成
するように、形成する工程をとる。
Next, a first gate electrode made of a first material is placed on the first peripheral portion of the semiconductor active layer, and a first Schottky junction is formed between the first gate electrode and the first forehead portion to form a first Schottky barrier. After or before forming the first goo 1~electrode, the second peripheral part of the semiconductor active layer contains the same element as the first material so as to form the first material. a second gate electrode made of a second material having a different composition ratio;
A forming step is taken to form a second Schottky junction that forms a second Schottky barrier lower than the first Schottky barrier between the forehead and the forehead.

また、第1及び第2のゲート電極の何れか一方または双
方を形成して後まlCは前において、半導体能動層の第
1の周部上に第1のゲート電極を挾む位置において、第
1のソース電極及び第1のドレイン電極を、第1の額部
との間でオーム接触するように、形成する工程とともに
、半導体能動層の第2の周部上に第2のゲート電極を挾
む位置において第2のソース電極及び第1のドレイン電
極を、第2の額部との間でオーム接触するように、形成
する工程をとる。
Further, after forming either one or both of the first and second gate electrodes, the IC is provided with a first gate electrode on the first peripheral portion of the semiconductor active layer at a position sandwiching the first gate electrode. At the same time, a second gate electrode is sandwiched on a second circumferential portion of the semiconductor active layer. The second source electrode and the first drain electrode are formed in ohmic contact with the second forehead portion at the position where the second source electrode and the first drain electrode are formed.

以上が、本願第2番目の発明による半導体装置の製法で
ある。
The above is the method for manufacturing a semiconductor device according to the second invention of the present application.

このような本願第2番目の発明による半導体装置の製法
によれば、基板上に半導体能動層を形成する工程と、半
導体能動層の第1の周部上に第1のゲート電極を形成す
る工程と、半導体能動層の第2の周部上に第2のゲート
電極を形成する工程と、半導体能動層の第1、及び第2
の周部上にそれぞれ第1のソース電極及び第1のドレイ
ン電極、及び第2のソース電極及び第2のトレイン電極
を形成する工程とを含む極めて簡易な工程をとり、。
According to the method for manufacturing a semiconductor device according to the second aspect of the present invention, the steps of forming a semiconductor active layer on a substrate and forming a first gate electrode on a first peripheral portion of the semiconductor active layer are provided. forming a second gate electrode on a second peripheral portion of the semiconductor active layer;
A very simple process including forming a first source electrode, a first drain electrode, a second source electrode, and a second train electrode, respectively, on the circumferential portion of the.

そしてしかも、第1及び第2のグー1〜電極を形成する
工程が、第2のゲート電極を、第1のゲート電極と同じ
元素を含んでいて、たず組成比が界なるという材料で形
成するという僅かに異なっている工程であるので、本願
第1番目の発明による半導体装置を、簡易、容易に、し
かも再現性よく製造することができる、という特徴を有
する。
Moreover, in the step of forming the first and second electrodes, the second gate electrode is formed of a material that contains the same element as the first gate electrode and has a composition ratio that is mutually exclusive. Since the steps are slightly different, the semiconductor device according to the first invention of the present application can be manufactured simply, easily, and with good reproducibility.

まず、本願第1番目の発明による半導体装置の実施例を
、第2図を伴なって述べよう。
First, an embodiment of a semiconductor device according to the first invention of the present application will be described with reference to FIG.

第2図において、第1図との対応部分には同一符号を付
し詳細説明を省略する。
In FIG. 2, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.

第2図に示す本願第1番目の発明による半導体装置の実
施例は、第1図で上述した構成において、次の事項を除
いて第1図に示す従来の半導体装置と同様の構成を有す
る。
The embodiment of the semiconductor device according to the first invention of the present application shown in FIG. 2 has the same structure as the conventional semiconductor device shown in FIG. 1 except for the following points in the structure described above in FIG.

すなわち、半導体能動N3及び13が、半導体基板1内
に、その主面2側から、第1図で上述した従来の半導体
装置の半導体能動層3及び13を形成する場合と同様に
、不純物イオンによって形成された、半導体能動層3及
び13に共通の半導体能動層23の額部24及び25で
なる。
That is, the semiconductor active layers N3 and 13 are formed in the semiconductor substrate 1 from the main surface 2 side by impurity ions, as in the case where the semiconductor active layers 3 and 13 of the conventional semiconductor device described above in FIG. 1 are formed. The frame portions 24 and 25 of the semiconductor active layer 23 that are common to the semiconductor active layers 3 and 13 are formed.

また、エンハンスメント型のショットキ接合型電界効果
トランジスタETのゲート電極5が、半導体能動層3と
しての周部24との間で、ショットキ接合4によるショ
ットキ障壁を形成するモリドデンと、シリコンと、窒素
とを含む材料で、ショットキ接合4によるショットキ障
壁が0.9〜1.0Vの高さを有するものとして形成さ
れている。
Further, the gate electrode 5 of the enhancement type Schottky junction field effect transistor ET contains molydodene, silicon, and nitrogen that form a Schottky barrier by the Schottky junction 4 between the gate electrode 5 and the peripheral portion 24 as the semiconductor active layer 3. The Schottky barrier formed by the Schottky junction 4 is formed to have a height of 0.9 to 1.0V.

また、デプレッション型のショットキ接合型電界効果ト
ランジスタETのゲート電極15が、半導体能動層13
としての周部25との間で1.ショットキ接合14によ
る、上述したショットキ接合4によるショットキ障壁に
比し低いショットキ障壁を形成する材料で形成されてい
る。この場合、ゲート電極15の材料は、ゲート電極5
の材料と同じ元素であるモリブデンと、シリコンと、窒
素とを含んでいるか、窒素がゲート電極5の場合に比し
少量しか含んでいないという、ゲート電極5の材料とは
異なる組成比を有し、しかして、ショットキ接合14に
よるショットキ障壁が0.45−〇、55Vの高さを有
するものとして形成されている。
Further, the gate electrode 15 of the depletion type Schottky junction field effect transistor ET is connected to the semiconductor active layer 13.
1. The Schottky junction 14 is made of a material that forms a lower Schottky barrier than the Schottky barrier caused by the Schottky junction 4 described above. In this case, the material of the gate electrode 15 is
It has a composition ratio different from that of the material of the gate electrode 5, in that it contains molybdenum, silicon, and nitrogen, which are the same elements as the material of the gate electrode 5, or it contains only a small amount of nitrogen compared to the material of the gate electrode 5. , Therefore, the Schottky barrier due to the Schottky junction 14 is formed to have a height of 0.45-0.55V.

さらに、エンハンスメント型のショットキ接合型電界効
果トランジスタE Tのソース電極6及びドレイン電極
7が、半導体能@層3としての半導体能動層23の周部
24にオーミックに付され、また、デプレッション型の
ショットキ接合型電界効果トランジスタETのソース電
極16及びドレイン電極17が、半導体能動層13とし
ての半導体能動層23の周部25にオーミックに付され
ている。
Further, a source electrode 6 and a drain electrode 7 of an enhancement type Schottky junction field effect transistor ET are ohmically attached to a peripheral portion 24 of a semiconductor active layer 23 as a semiconductor active layer 3, and a depletion type Schottky A source electrode 16 and a drain electrode 17 of the junction field effect transistor ET are ohmically attached to the peripheral portion 25 of the semiconductor active layer 23 as the semiconductor active layer 13 .

以上が、本願第1番目の発明による半導体装置の実施例
の構成である。
The above is the configuration of the embodiment of the semiconductor device according to the first invention of the present application.

このような構成によれば、それが上述した事項を除いて
、第1図で上述した従来の半導体装置と同様の構成を有
するので、詳細説明は省略1−るが、第1図で上述した
と同様にインバータとして機能を得ることができる。
According to this configuration, except for the matters mentioned above, it has the same configuration as the conventional semiconductor device described above in FIG. 1, so a detailed explanation will be omitted. It can also function as an inverter.

しかしながら、第2図に示す本願第1番目の発明による
半導体装置によれば、エンハンスメント型のショットキ
接合型電界効果トランジスタETの半導体能動層3と、
デプレッション型のショットキ接合型電界効果トランジ
スタDTの半導体能動層13とが、それらに共通の半導
体能動層23の周部24及び25でなるので、半導体能
動層3及び13を容易に形成することができる。
However, according to the semiconductor device according to the first invention of the present application shown in FIG. 2, the semiconductor active layer 3 of the enhancement type Schottky junction field effect transistor ET,
Since the semiconductor active layer 13 of the depletion type Schottky junction field effect transistor DT consists of the peripheral parts 24 and 25 of the semiconductor active layer 23 common to them, the semiconductor active layers 3 and 13 can be easily formed. .

また、エンハンスメント型のショットキ接合型電界効果
トランジスタETのゲート電極5とデプレッション型の
ショットキ接合型電界効果トランジスタETのグー1〜
電極15とが、互に同じ元素を含んでいて、たず組成比
を異にしているだけであるので、それらゲート電極5及
び15を容易に形成することができる。
In addition, the gate electrode 5 of the enhancement type Schottky junction field effect transistor ET and the gate electrode 5 of the depletion type Schottky junction field effect transistor ET
Since the electrodes 15 and 15 contain the same elements and only have different composition ratios, the gate electrodes 5 and 15 can be easily formed.

従って、第2図に示す本願第1番目の発明による半導体
装置にJ:れば、半導体装置を第1図の場合に比し容易
に形成することができる、という特徴を有する。
Therefore, the semiconductor device according to the first invention of the present application shown in FIG. 2 has the characteristic that the semiconductor device can be formed more easily than in the case of FIG.

次に、本願第2番目の発明による半導体装置の製法の実
施例を、第3図A〜Fを伴なって、第2図に示す本願第
1番目の発明による半導体装置を製造する方法に適した
場合で述べよう。
Next, an embodiment of the method for manufacturing a semiconductor device according to the second invention of the present application will be described with reference to FIGS. Let me explain the case.

第3図A〜Dにおいて、第2図との対応部分には同一符
号を付して詳細説明を省略する。
In FIGS. 3A to 3D, parts corresponding to those in FIG. 2 are designated by the same reference numerals, and detailed description thereof will be omitted.

第3図A−Dに示す本願第2番目の発明による半導体装
置の製法は、次に述べる順次の工程をとって、第2図に
示づ本願第1番目の発明による半導体装置を製造する。
A method for manufacturing a semiconductor device according to the second invention of the present application shown in FIGS. 3A to 3D involves the following sequential steps to manufacture the semiconductor device according to the first invention of the application shown in FIG.

すなわち、半導体基板1を予め用意する(第3図A)。That is, the semiconductor substrate 1 is prepared in advance (FIG. 3A).

次に、半導体基板1内に、半導体能動層23を、主面2
側から、不純物イオンの打込処理によって各部一様の厚
さに形成する(第3図B)。
Next, a semiconductor active layer 23 is placed in the semiconductor substrate 1 on the main surface 2.
Each part is formed to have a uniform thickness by implanting impurity ions from the side (FIG. 3B).

次に、半導体能動層23の周部24上に、ソース電極6
及びドレイン電極7を、それ自体は公知の方法によって
、周部24との間でオーム接触するように形成するとと
もに、半導体能動層23の周部25上にソース電極16
及びドレイン電極17を、ソース電極6及びドレイン電
−7を形成すると同時に同様に、周部25との間でオー
ム接触するように形成する(第3図C)。
Next, a source electrode 6 is placed on the peripheral portion 24 of the semiconductor active layer 23.
and a drain electrode 7 are formed in ohmic contact with the peripheral part 24 by a method known per se, and a source electrode 16 is formed on the peripheral part 25 of the semiconductor active layer 23.
At the same time as forming the source electrode 6 and drain electrode 7, the drain electrode 17 is similarly formed so as to be in ohmic contact with the peripheral portion 25 (FIG. 3C).

次に、半導体能動層23の胴部24上に、モリブデン、
シリコン及び窒素を含む材料でなるゲート電極5を、腹
部24との間でショットキ接合4を形成するように形成
する(第3図D)。このような材料のゲート電極は、窒
素ガスを流しているモリブデン及びシリコンの蒸着の雰
囲気中に、基板1を配して容易に形成することができる
Next, molybdenum,
A gate electrode 5 made of a material containing silicon and nitrogen is formed so as to form a Schottky junction 4 with the abdomen 24 (FIG. 3D). A gate electrode made of such a material can be easily formed by placing the substrate 1 in an atmosphere for vapor deposition of molybdenum and silicon in which nitrogen gas is flowing.

次に、半導体能動層23の胴部25上に、モリブデン、
シリコン及び窒素を含むがゲート電極5とは異なる組成
比を有する材料のゲート電極15を、腹部24との間で
ショットキ接合24を形成するように形成する(第3図
E)。このような材料のゲート電極は、ゲート電極5を
形成すると同様の雰囲気中に、基板1を配して形成する
ことができるが、この場合、窒素ガスの流量比(%)に
対するショットキ障壁が、第4図に示す関係を有するこ
とから、窒素ガスの流量比をゲート電極5を形成する場
合に小にするか、または基板1の濃度を、窒素のモリブ
デン及びシリコンに対する活性度を弱めるべく、ゲート
電極5を形成する場合に比し低い濃度にする。
Next, molybdenum,
A gate electrode 15 made of a material containing silicon and nitrogen but having a composition ratio different from that of the gate electrode 5 is formed so as to form a Schottky junction 24 with the abdomen 24 (FIG. 3E). A gate electrode made of such a material can be formed by placing the substrate 1 in the same atmosphere as when forming the gate electrode 5, but in this case, the Schottky barrier to the flow rate ratio (%) of nitrogen gas is Since the relationship shown in FIG. 4 exists, the flow rate ratio of nitrogen gas may be reduced when forming the gate electrode 5, or the concentration of the substrate 1 may be reduced to reduce the activity of nitrogen against molybdenum and silicon. The concentration is lower than that when forming the electrode 5.

以上のようにして、第2図に示す本願第1番目の発明に
よる半導体装置を製造する。
In the manner described above, the semiconductor device according to the first invention of the present application shown in FIG. 2 is manufactured.

以上が、本願第2番目の発明による半導体装置の製法の
実・流側であるが、このような製法によれば、簡単な工
程で、容易に、目的とする半導体装置をせいぞすること
ができる。
The above is the actual process of manufacturing a semiconductor device according to the second invention of the present application. According to such a manufacturing method, it is possible to easily produce a target semiconductor device with a simple process. can.

なお、上述においては本願第1、及び第2番目の発明に
よる半導体装置、及びその製法のそれぞれにつき、1つ
の実施例を示したに留まり、例えばゲート電極5を、モ
リブデンまたはシリコンと窒素でなるものとし、ゲート
電極5モリブデンまたはシリコンでなるものとするなど
、本発明の精神を鋭することなしに種々の変型、変更を
なし得るであろう。
In addition, in the above description, only one embodiment has been shown for each of the semiconductor devices and manufacturing methods thereof according to the first and second inventions of the present application, and for example, the gate electrode 5 may be made of molybdenum or silicon and nitrogen. Various modifications and changes may be made without departing from the spirit of the invention, such as making the gate electrode 5 made of molybdenum or silicon.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来の半導体装置を示す路線的断面図である
。 第2図は、本願第1番目の発明による半導体装置の実施
例を示す路線的断面図である。 第3図A〜Fは、第1図に示す本願第1番目の発明によ
る半導体装置の製造する、本願第2番目の発明による半
導体装置の製法の実施例を示す順次の工程における路線
的断面図である。 第4図は、第2図A−Eに示す本願第2番目の発明によ
る半導体装置の製法の説明に供する窒素ガスの流量比(
%)に対するショットキ障壁の高さとの関係を示す図で
ある。 1・・・・・・・・・半導体基板 2・・・・・・・・・半導体基板の主面ET・・・・・
・エンハンスメント型のショッ1〜キ接合型電界効果l
・ランジスタ 3・・・・・・・・・ショットキ接合型電界効果トラン
ジスタE丁の半導体能動層 4・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETのショットキ接合 5・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETのゲート電極 6・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETのソース電極 7・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETのドレイン電極 9・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETにおける空乏層 DT・・・・・・デプレッション型のショットキ接合型
電界効果トランジスタ 13・・・・・・ショットキ接合型電界効果トランジス
タDTの半導体能動層 14・・・・・・ショットキ接合型電界効果トランジス
タDTのショットキ接合 15・・・・・・ショットキ接合型電界効果トランジス
タDTのゲート電極 ゛ 16・・・・・・ショットキ接合型電界効果トランジス
タDTのソース電極 17・・・・・・ショットキ接合型電界効果トランジス
タのドレイン電極 18・・・・−・@極 19・・・・・・ショットキ接合型電界効果トランジス
タDTにおける空乏層 第1!!r 旦 工 ■ 第2図 二 山り 第3図 第3図 @4ツ にに −一本化、、+ tヅ) 手続補正書 昭和5947.2p 日 2、発明の名称 半導体装置及びその製法3、補正をす
る者 事件との関係 特許出願人 住 所 東京都千代田区内幸町1丁目1番6号名 称 
(422)日本電信電話公社 代表者 真 藤 恒 4、代理人 住 所 〒102 東京都千代田区麹町5丁目7番地 
秀和紀尾井町TBR820号 5、補正命令の日付 自発補正 6、補正により増加づる発明の数 なし明 細 書(全
文訂正) 1、発明の名称 半導体装置及びその製法2、特許請求
の範囲 1、基板上に形成された第1の半導体能動層と、該第1
の半導体能動層上に第1のショットキ接合を形成するよ
うに付された第1のゲート電極と、上記第1の半導体能
動層上に、上記第1のゲート電極を挾む位置において、
それぞれオーミックに付された第1のソース電極及び第
1のドレイン電極とを有するエンハンスメント型の第1
のショットキ接合型電界効果1〜ランジスタと、 基板上に形成された第2の半導体能動層と、該第2の半
導体能動層上に第2のショットキ接合を形成するように
付された第2のゲート電極と、上記第2の半導体能動層
上に、上記第2のゲート電極を挾む位置において、それ
ぞれオーミックに付された第2のソース電極及び第2の
ドレイン電極とを有するデプレッション型の第2のショ
ットキ接合型電界効果上記第1及び第2の半導体能動層
が、それらに共通の半導体能動層の第1及び第2の溜部
でなり、 上記第1のゲート電極が、上記第1の半導体能動層とし
ての上記第1の溜部との間で、上記第1のショットキ接
合による第1のショットキ障壁を形成する第1の材料で
形成され、上記第2のゲート電極が、上記第2の半導体
能動層としての上記第2の溜部との間で、上記第2のシ
ョットキ接合による上記第1のショットキ障壁に比し低
い第2のショットキ障壁を形成する第2の材料で形成さ
れ、上記第2のゲート電極の第2の材料が、上記第1の
ゲート電極の第1の材料と同じ元素を含んでいるが異な
る組成比を有していることを特徴とする半導体装置。 2、特許請求の範囲第1項記載の半導体装置において、 上記第1のゲートN[!の第1の材料が、モリブデンと
、シリコンとを含み、 上記第2のゲート電極の第2の材料が、モリブデンと、
シリコンと、窒素とを含み、且つ上記第1の材料とは異
なる組成比を有することを特徴とする半導体装置。 3、基板上に、半導体能動層を各部一様の厚さに形成す
る工程と、 上記半導体能動層の第1の周部上に、第1の材料でなる
第1のゲート電極を、上記第1の溜部との間で第1のシ
ョットキ障壁を形成する第1のショットキ接合を形成す
るように、形成する工程と、 上記第1のゲート電極を形成して後または前において、
上記半導体能動層の第2の周部上に、上記第1の材料と
同じ元素を含んでいるが異なる組成比を有している第2
の材料でなる第2のゲート電極を、上記第2の溜部との
間で上記第1のショットキ障壁に比し低い第2のショッ
トキ障壁を形成する第2のショットキ接合を形成するよ
うに、形成する工程と、 上記第1及び第2のゲート電極の何れか一方または双方
を形成して後または前において、上記半導体能動層の第
1の周部上に上記第1のゲート電極を挾む位置において
、′第1のソース電極及び第1のドレイン電極を、上記
第1の溜部との間でオーム接続するように、形成すると
ともに、上記半導体能動層の第2の周部上に上記第2の
グー1〜電極を挾む位置において、第2のソース電極及
び第2のドレイン電極を、上記第2の溜部との間にオー
ム接続するように、形成する工程とを含むことを特徴と
する半導体装置の製法。 4、特許請求の範囲第3項記載の半導体装置の製法にお
いて、 上記第1のゲート電極を、上記第1の材料となる第1の
原材料を用いた堆積法を用いて形成し、 上記第2のゲート電極を、上記第2の材料となる上記第
1の原材料と同じ元素を含んでいるが異なる組成比を有
している第2の原材料を用いた堆積法を用いて形成する
ことを特徴とする半導体装置の製法。 5、特許請求の範囲第4項記載の半導体装置の製法にお
いて、 上記第1及び第2の原材料がモリブデン、シリコン及び
窒素を含んでいることを特徴とする半導体装置の製法。 6、特許請求の範囲第3項記載の半導体装置の製法にお
いて、 上記第1のゲート電極を、上記半導体能動層を第1の材
料とした状態での、上記第1の材料となる第1の原材料
を用いた堆積法を用いて形成し、 上記第2のゲート電極を、上記半導体能動層を上記第1
の材料とは異なる第2の材料とした状態での、上記第2
の材料となる上記第1の原材料と同じ元素を含んでいる
第2の原材料を用いた堆積法を用いて形成することを特
徴とする半導体装置の製法。 7、特許請求の範囲第6項記載の半導体装置の製法にお
いて、 上記第1及び第2の原材料がモリブデン、シリコン及び
窒素を含むことを特徴とする半導体装置の製法。 3、発明の詳細な説明 本発明の分野 本発明は、エンハンスメント型のショットキ接合型電界
効果トランジスタと、デプレッション型のショットキ接
合型電界効果トランジスタとを有する半導体装置、及び
その製法に関する。 本発明の背景 エンハンスメント型のショットキ接合型電界効果トラン
ジスタと、デプレッション型のショットキ接合型電界効
果i〜ランジスタとを有する半導体装置として、従来、
第1図を伴なって次に述べる構成を有するものが提案さ
れている。 すなわち、例えばG’aASでなる半絶縁性を有するま
たはP型もしくはN型の半導体基板1を用いて、エンハ
ンスメント型のショットキ接合型電界効果トランジスタ
ETと、デプレッション型のショットキ接合型電界効果
トランジスタDTとが構成されている。 ショットキ接合型電界効果トランジスタETは、半導体
基板1内に、その主面2側からの、半導体基板1が半絶
縁性を有する場合、P型またはN型を与える不純物イオ
ン、半導体基板がP型またはN型を有する場合、半導体
基板とは逆の導電型を与える不純物イオンの打込処理に
よって形成された半導体能動層3を有する。 また、ショットキ接合型電界効果トランジスタETは、
半導体能動層3上にショットキ接合4を形成するように
付されたゲート電極5と、半導体能動層3上に、ゲート
電極5を挾む位置において、それぞれオーミックに付さ
れたソース電極6及びドレイン電極7とを有する。 一方、ショットキ接合型電界効果]・ランジスタDTは
、半導体基板1内に、その主面2側から、半導体能動層
3と同様に形成された半導体能動層13を有する。 この場合、半導体能動層13は、半導体能動層3と同じ
厚さを有しているが半導体能動層3に比し高いキャリア
濃度を有しているか、または図示のように、半導体能動
層3と同じキャリア濃度を有しているが半導体能動層3
に比し厚い厚さを有している。また、半導体能動層3及
び13は互に連接している。 さらに、ショットキ接合型電界効果トランジスタDTは
、半導体能動層13上に、ショットキ接合14を形成す
るように(=Iされたゲート電極15と、半導体能動層
13上に、グーl−電極15を挾む位置において、それ
ぞれオーミックに付されたソース電極16及びドレイン
電tfi17とを有する。 この場合、ゲート電極15は、上述したショットキ接合
型電界効果トランジスタETのゲート電極5と同じ材料
で形成されている。また、ソース電極16と、上述した
ショク1〜キ接合型電界効果トランジスタETのドレイ
ン電極7とは、半導体能動層3及び13の連接位置を横
切って延長しているソース電極16及び7に共通の電極
18の半導体能動層13及び3側の部でなる。 以上が、従来提案されているエンハンスメント型のショ
ットキ接合型電界効果トランジスタと、デプレッション
型のショットキ接合型電界効果トランジスタとを有する
半導体装置の構成である。 このような構成によれば、エンハンスメント型のショッ
トキ接合型電界効果トランジスタETにおいて、ゲート
電極5及びソース電極6間に制御電圧が与えられていな
い状態で、ショットキ接合4から半導体能動層3側に拡
がっている空乏層9が形成されており、そしてその空乏
層9は、図示のように、半導体基板1に達しているもの
である。 このため、このような状態で、ソース電極6及びドレイ
ン電極7間に所要の電源が接続されていても、半導体能
動層3内をソース電極6及びドレイン電極7を通って外
部に流れる電流は得られない。 しかしながら、このような状態から、ゲート電極5及び
ソース電極6間に所要の極性を以て制御電圧が与えられ
れば、これに応じて、いままで半導体基板1に達するま
で半導体能動層3内に拡がっていた空乏層9が、制御電
圧の値に応じた分、ショットキ接合4側に後退する。こ
のため、このとき、ソース電極6及びドレイン電極7間
に所要の電源が接続されていれば、半導体能動層3内を
ソース電極6及びドレイン電極7を通って外部に電流力
、fiI1m電圧に応じた値で流れる。 また、デプレッション型のショットキ接合型電界効果ト
ランジスタD王において、ゲート電極15及びソース電
極16間に制御電圧が与えられていない状態でも、また
、ゲート電極15及び16間に所要の極性を以て制御電
圧が与えられている状態でも、ショットキ接合14がら
半導体能動層13側に拡がる空乏層19が形成されてい
るが、その空乏層19は、図示のように、半導体基板1
に達していないものである。このため、ソース電極16
及びトレイン電極17間に所要の電源が接続されていれ
ば、半導体能動層13内をソース電極16及びドレイン
電極17を通って外部に流れる電流が得られる。 従って、第1図に示す従来の半導体装置にょれば、ショ
ットキ接合型電界効果トランジスタDTのゲート電極1
5をショットキ接合型電界効果トランジスタDTのソー
ス電極16に接続し、また、ショットキ接合型電界効果
トランジスタETのソース電16と、ショットキ接合型
電界効果トランジスタDTのドレイン電極17との間に
所要の電源を接続し、そして、ショットキ接合型電界効
果トランジスタETのゲート電極5とソース電極6との
間に制御電圧に印加するようにすれば、ショットキ接合
型電界効果トランジスタETのドレイン電極7及びショ
ットキ接合型電界効果トランジスタDTのソース電極1
6と、ショットキ接合型電界効果トランジスタETのソ
ース電極6との間に、制御I雷電圧応じた出力電圧が得
られる。従って、ショットキ接合型電界効果トランジス
タETを駆動トランジスタ、ショットキ接合型電界効果
トランジスタDTを負荷とするインバータとしての機能
が得られる。 このように、第1図に示す従来の半導体装置によれば、
インバータとしての機能を得ることができるが、そのた
めに、半導体基板1に、互に同じ厚さを有しているが互
にキャリア濃度の異なる、または互に同じキャリア濃度
を有しているが互に厚さの異なる2つの半導体能動層3
及び13を形成する必要がある。従って、半導体装置を
製造するのに多くの工程を要する、という欠点を有して
いた。 本発明の開示 よって、本発明は、上述した欠点を伴うことのない新規
な半導体装置、及びその製法を提案せんとするものであ
る。 本願第1番目の発明による半導体装置は、第1図で上述
した従来の半導体装置と同様に、次の構成を有する。 すなわち、基板上に形成された第1の半導体能動層と、
その第1の半導体能動層上に第1のショットキ接合を形
成するように付された第1のゲート電極と、第1の半導
体能動層上に、第1のゲート電極を挾む位置において、
それぞれオーミックに付された第1のソース電極及び第
1のドレイン電極とを有するエンハンスメント型の第1
のショット・キ接合型電界効果トランジスタを有する。 また、上述した基板上に形成された第2の半導体能動層
と、その第2の半導体能動層上に第2のショットキ接合
を形成するように付された第2のゲート電極と、第2の
半導体能動層上に、第2のゲート電極を挾む位置におい
て、それぞれオーミックに付された第2のソース電極及
び第2のドレイン電極とを有するデプレッション型の第
2のショットキ接合型電界効果トランジスタを有する。 しかしながら、本願第1番目の発明による半導体装置は
、上述した構成を有する半導体装置において、次の構成
を有する。 すなわち、第1及び第2の半導体能動層が、それらに共
通の半導体能動層の第1及び第2の腹部でなる。 また、第1のゲート電極が、第1の半導体能動層として
の第1の腹部との間で、第1のショットキ接合による第
1のショットキ障壁を形成する第1の材料で形成され、
一方第2のゲート電極が、第1のショットキ接合による
第1のショットキ障壁に比し低い第2のショットキ障壁
を形成する第2の材料で形成されている。この場合、第
2のゲート電極の第2の材料が、第1のグーl−電極の
第1の材料と同じ元素を含んでいるが、異なる組成比を
有する。 以上が、本願第1番目の発明による半導体装置の構成で
ある。 このような構成を有する本願第1番目の発明による半導
体装置によれば、エンハンスメント型のショットキ接合
型電界効果トランジスタ用の第1の半導体能動層及びデ
プレッション型のショットキ接合型電界効果トランジス
タ用の第2の半導体能動層が、それらに共通の半導体能
動層の第1及び第2の腹部でなるので、第1図で上述し
た従来の半導体装置のように、2つの半導体能動層を基
板上に各別に形成する必要がない。 また、本願第1番目の発明による半導体装置によれば、
エンハンスメント型のショットキ接合型電界効果トラン
ジスタ用の第1のゲート電極と、デプレッション型のシ
ョットキ接合型電界効果トランジスタ用のM2のゲート
電極とを、互に同じ元素を含んでいるが異なる組成比を
有するものに形成する必要があるが、それら第1及び第
2のゲート電極が、互に同じ元素を含んでいて、たず組
成比を異にしているだ【プであるので、それら第1及び
第2のゲート電極を容易に形成することができる。 従って、本願第1番目の発明による半導体装置によれば
、半導体装置を、第1図で上述した従来の半導体装置に
比し容易に製造することができる、という特徴を有する
。 また、本願第2番目の発明による半導体装置の製法は、
次に述べる工程をとって、本願第1番目の発明による半
導体装置を製造する。 すなわち、基板上に半導体能動層を各部一様の厚さに形
成する工程をとる。 次に、半導体能動層の第1の周部上に、第1の材料でな
る第1のゲート電極を、第1の腹部との間で第1のショ
ットキ障壁を形成J−る第1のショットキ接合を形成す
るように、形成する工程と、第1のゲート電極を形成し
て後または前において、半導体能動層の第2の胴部上に
、第1の材ねと同じ元素を含んでいるが異なる組成比を
有している第2の材料でなる第2のゲート電極を、第2
の腹部との間で第1のショットキ障壁に比し低い第2の
ショットキ障壁を形成する第2のショットキ接合を形成
するように、形成する工程をとる。 また、第1及び第2のグー1〜電極の何れか一方または
双方を形成して後または前において、半導体能動層の第
1の胴部上に第1のゲート電極を挾む位置にJ5いて、
第1のソース電極及び第1のドレイン電極を、第1の腹
部との間でオーム接触覆るように、形成するとともに、
半導体能動層の第2の周部上に第2のゲート電極を挾む
位置において、第2のソース電極及び第2のトレイン電
極を、第2の腹部との間でオーム接触するように、形成
する工程をとる。 以上が、本願第2番目の発明による半導体装置の製法で
ある。 このような本願第2番目の発明による半導体装置の製法
によれば、基板上に半導体能動層を形成する工程と、半
導体能動層の第1の腹部上に第1のグーl−電極を形成
する工程と、半導体能動層の第2の周部上に第2のゲー
ト電極を形成する工程と、半導体能動層の第1、及び第
2の周部上にそれぞれ第1のソース電極及び第1のドレ
イン電極、及び第2のソース電極及び第2のトレイン電
極を形成する工程とを含む極めて簡易な工程をとり、そ
して、第1及び第2のゲート電極を形成する工程が、第
2のゲート電極を、第1のゲート電極と同じ元素を含ん
でいて、たず組成比が異なるという材料で形成するとい
う僅かに異なっている工程であるので、本願第1番目の
発明による半導体装置を、簡易、容易に、しかも再現性
よく製造することができる、という特徴を有する。 本願第1番目の発明による半導体装置の虹 な実施例 まず、本願第1番目の発明による半導体装置の実施例を
、第2図を伴なって述べよう。 第2図において、第1図との対応部分には同一符号を付
し詳ia明を省略する。 第2図に示す本願第1番目の発明による半導体装置の実
施例は、第1図で上述した構成において、次の事項を除
いて第1図に示す従来の半導体装置と同様の構成を有す
る。 すなわち、半導体能動層3及び13が、半導体基板1内
に、その主面2側から、第1図で上述した従来の半導体
装置の半導体能動層3及び13を形成する場合と同様に
、不純物イオンによって形成された、半導体能動層3及
び13に共通の半導体能動層23の溜部24及び25で
なる。 また、エンハンスメン1−型のショットキ接合型電界効
果トランジスタETのゲート電極5が、半導体能動層3
としての溜部24との間で、ショットキ接合4によるシ
ョットキ障壁を形成するモリドデンと、シリコンと、窒
素とを含む材料で、ショットキ接合4によるショットキ
障壁が0.9〜1.0Vの高さを有するものとして形成
されている。 また、デプレッション型のショットキ接合型電界効果ト
ランジスタETのゲート電極15が、半導体能動層13
としての溜部25との間で、ショットキ接合14による
、上述したショットキ接合4によるショットキ障壁に比
し低いショットキ障壁を形成する材料で形成されている
。この場合、ゲート電極15の材料は、ゲート電極5の
材料と同じ元素であるモリブデンと、シリコンと、窒素
とを含んでいるか、窒素がゲート電極5の場合に比し少
世しか含んでいないという、ゲート電極5の材料とは異
なる組成比を有し、しかして、ショットキ接合14によ
るショットキ障壁が0.45〜0.55Vの高さを有す
るものとして形成されている。 さらに、エンハンスメント型のショットキ接合型電界効
果トランジスタETのソース電極6及びドレイン電極7
が、半導体能動層3としての半導体能動層23の溜部2
4にオーミックに付され、また、デプレッション型のシ
ョットキ接合型電界効果トランジスタETのソース電極
16及びドレイン電極17が、半導体能動層13として
の半導体能動層23の溜部25にオーミックに付されて
いる。 以上が、本願第1番目の発明による半導体装置の実施例
の構成である。 このような構成によれば、それが上述した事項を除いて
、第1図で上述した従来の半導体装置と同様の構成を有
するので、詳細説明は省略するが、第1図で上述したと
同様にインバータとして機能を得ることができる。 しかしながら、第2図に示す本願第1番目の発明による
半導体装置によれば、エンハンスメント型のショットキ
接合型電界効果トランジスタF丁の半導体能動層3と、
デプレッション型のショットキ接合型電界効果トランジ
スタDTの半導体能動層13とが、孟れらに共通の半導
体能動層23の溜部24及び25でなるので、半導体能
動層3及び13を容易に形成することかできる。 また、エンハンスメント型のショッ1〜キ接合型電界効
果トランジスタETのゲート電極5とデプレッション型
のショットキ接合型電界効果トランジスタETのゲート
電極15とが、互に同じ元素を含んでいて、たず組成比
を異にしているだけであるので、それらゲート電極5及
び15を容易に形成することができる。 従って、第2図に示す本願第1番目の発明による半導体
装置によれば、半導体装置を第1図の場合に比し容易に
形成することができる、という特徴を有する。 次に、本願第2番目の発明による半導体装置の製法の実
施例を、第3図A−Eを伴なって、第2図に示す本願第
1番目の発明による半導体装置を製造する方法に適用し
た場合で述べよう。 第3図A−Dにおいて、第2図との対応部分には同一符
号を付して詳細説明を省略する。 第3図へ〜Dに示す本願第2番目の発明による半導体装
置の製法は、次に述べる順次の工程をとつで、第2図に
示す本願第1番目の発明による半導体装置を製造する。 すなわち、半導体基板1を予め用意する(第3図A)。 次に、半導体基板1内に、半導体能動層23を、主面2
側から、不純物イオンの打込処理によって各部一様の厚
さに形成する(第3図B)。 次に、半導体能動層23の周部24上に、ソース電極6
及びドレイン電極7を、それ自体は公知の方法によって
、溜部24との間でオーム接触するように形成するとと
もに、半導体能動層23の腹部25上にソース電極16
及びドレイン電極17を、ソース電極6及びドレイン電
極7を形成すると同時に、同様に、溜部25との間でオ
ーーム接触するように形成する(第3図C)。 次に、半導体能動層23の周部24上に、モリブデン、
シリコン及び窒素を含む材料でなるゲート電極5を、溜
部24との間でショットキ接合4を形成するように形成
する(第3図D)。このような材料のゲート電極は、窒
素ガスを流しているモリブデン及びシリコンの蒸着の雰
囲気中に、基板1を配して容易に形成することができる
。 次に、半導体能動層23の腹部25上に、モリブデン、
シリコン及び窒素を含むがゲート電極5とは異なる組成
比を有する材料のゲート電極15を、溜部24との間で
ショットキ接合24を形成するように形成する(第3図
E)。このような材料のゲート電極は、ゲート電極5を
形成づると同様の雰囲気中に、基板1を配して形成する
ことができるが、この場合、窒素ガスの流量比(%)に
対するショットキ障壁が、第4図に示す関係を有するこ
とから、窒素ガスの流量比をゲート電極5を形成する場
合に小にするか、または基板1の濃度を、窒素のモリブ
デン及びシリコンに対する活性度を弱めるべく、ゲート
電極5を形成する場合に比し低い濃度にする。 以上のようにして、第2図に示す本願第1番目の発明に
よる半導体装置を製造する。 以上が、本願第2番目の発明による半導体装置の製法の
実施例であるが、このような製法によれば、簡単な工程
で、容易に、目的とする半導体装置をせいぞすることが
できる。 なお、上述においては本願第1、及び第2番目の発明に
よる半導体装置、及びその製法のそれぞれにつき、1つ
の実施例を示したに留まり、例えばゲート電極5を、モ
リブデンまたはシリコンと窒素でなるものとし、ゲート
電極5モリブデンまたはシリコンでなるものとするなど
、本発明の精神を脱することなしに種々の変型、変更を
なし得るであろう。 4、図面の簡単な説明 第1図は、従来の半導体装置を示す路線的断面図である
。 第2図は、本願第1番目の発明による半導体装置の実施
例を示す路線的断面図である。 第3図A−Eは、第1図に示す本願第1番目の発明によ
る半導体装置の製造する、本願第2番目の発明による半
導体装置の製法の実施例を示す順次の工程における路線
的断面図である。 第4図は、第2図A〜Eに示す本願第2番目の発明によ
る半導体装置の製法の説明に供する窒素ガスの流量比(
%)に対するショットキ障壁の高さとの関係を示す図で
ある。 1・・・・・・・・・半導体基板 2・・・・・・・・・半導体基板の主面ET・・・・・
・エンハンスメント型のショットキ接、 金型電界効果
トランジスタ 3・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETの半導体能動層 4・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETのショットキ接合 5・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETのゲート電極 6・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETのソース電極 7・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETのドレイン電極 9・・・・・・・・・ショットキ接合型電界効果トラン
ジスタETにおける空乏層 DT・・・・・・デプレッション型のショットキ接合型
電界効果トランジスタ 13・・・・・・ショットキ接合型電界効果トランジス
タDTの半導体能動層 14・・・・・・ショットキ接合型電界効果トランジス
タDTのショットキ接合 15・・・・・・ショットキ接合型電界効果トランジス
タDTのゲート電極 16・・・・・・ショットキ接合型電界効果トランジス
タDTのソース電極 17・・・・・・ショットキ接合型電界効果トランジス
タのトレイン電極 18・・・・・・電極 19・・・・・・ショットキ接合型電界効果トランジス
タDTにおける空乏層 出願人 日本電信電話公社 1X坪人 升坪士 田甲止后 、′・
FIG. 1 is a cross-sectional view showing a conventional semiconductor device. FIG. 2 is a linear sectional view showing an embodiment of a semiconductor device according to the first invention of the present application. 3A to 3F are line sectional views showing sequential steps showing an embodiment of a method for manufacturing a semiconductor device according to the second invention of the present application, which manufactures the semiconductor device according to the first invention of the present application shown in FIG. It is. FIG. 4 shows the flow rate ratio of nitrogen gas (
%) and the height of the Schottky barrier. 1... Semiconductor substrate 2... Principal surface ET of semiconductor substrate...
・Enhancement type Schott 1-K junction type field effect l
- Transistor 3... Semiconductor active layer 4 of Schottky junction field effect transistor E... Schottky junction 5 of Schottky junction field effect transistor ET... . . . Gate electrode 6 of Schottky junction field effect transistor ET . . . Source electrode 7 of Schottky junction field effect transistor ET . . . Schottky junction field effect transistor Drain electrode 9 of ET...Depletion layer DT in Schottky junction field effect transistor ET...Depletion type Schottky junction field effect transistor 13...Schottky junction type Semiconductor active layer 14 of field effect transistor DT... Schottky junction 15 of Schottky junction field effect transistor DT... Gate electrode of Schottky junction field effect transistor DT 16... Source electrode 17 of Schottky junction field effect transistor DT... Drain electrode 18 of Schottky junction field effect transistor...@pole 19... In Schottky junction field effect transistor DT Depletion layer number one! ! r Dan Engineering■ Figure 2 2 Mountain Figure 3 Figure 3 @ 4 pieces - Unification, + tzu) Procedural amendment 1984.2 p. Day 2, Title of invention Semiconductor device and method for manufacturing the same 3 , Relationship to the case of the person making the amendment Patent applicant address 1-1-6 Uchisaiwai-cho, Chiyoda-ku, Tokyo Name Name
(422) Nippon Telegraph and Telephone Public Corporation Representative Tsune Shinfuji 4, Agent address 5-7 Kojimachi, Chiyoda-ku, Tokyo 102
Hidekazu Kioicho TBR No. 820 No. 5, Date of amendment order Voluntary amendment 6, Number of inventions increased by amendment None Description (corrected full text) 1. Title of invention Semiconductor device and manufacturing method thereof 2. Scope of claim 1. On substrate a first semiconductor active layer formed in the first semiconductor active layer;
a first gate electrode attached to form a first Schottky junction on the semiconductor active layer, and a position sandwiching the first gate electrode on the first semiconductor active layer;
an enhancement-type first electrode having a first source electrode and a first drain electrode each ohmically attached;
a Schottky junction field effect 1~ transistor, a second semiconductor active layer formed on a substrate, and a second semiconductor active layer formed on the second semiconductor active layer to form a second Schottky junction. A depletion type semiconductor device comprising a gate electrode, and a second source electrode and a second drain electrode ohmically attached to the second semiconductor active layer at positions sandwiching the second gate electrode, respectively. 2, the first and second semiconductor active layers are first and second reservoirs of the semiconductor active layer common to them, and the first gate electrode is the first and second semiconductor active layers; The second gate electrode is formed of a first material forming a first Schottky barrier by the first Schottky junction between the first reservoir as a semiconductor active layer, and the second gate electrode formed of a second material that forms a second Schottky barrier lower than the first Schottky barrier due to the second Schottky junction between the second reservoir serving as the semiconductor active layer of the semiconductor active layer; A semiconductor device characterized in that the second material of the second gate electrode contains the same elements as the first material of the first gate electrode but has a different composition ratio. 2. In the semiconductor device according to claim 1, the first gate N[! The first material of the second gate electrode includes molybdenum and silicon, and the second material of the second gate electrode includes molybdenum.
A semiconductor device comprising silicon and nitrogen and having a composition ratio different from that of the first material. 3. Forming a semiconductor active layer on the substrate to have a uniform thickness in each part; and forming a first gate electrode made of a first material on a first circumference of the semiconductor active layer. forming a first Schottky junction forming a first Schottky barrier between the first gate electrode and the second reservoir, and after or before forming the first gate electrode,
A second material containing the same elements as the first material but having a different composition ratio is formed on the second peripheral portion of the semiconductor active layer.
a second gate electrode made of a material such that a second Schottky junction forming a second Schottky barrier lower than the first Schottky barrier is formed between the second gate electrode and the second reservoir; After or before forming either or both of the first and second gate electrodes, sandwiching the first gate electrode on a first peripheral portion of the semiconductor active layer. a first source electrode and a first drain electrode are formed in an ohmic connection with the first reservoir, and a first source electrode and a first drain electrode are formed on the second circumferential portion of the semiconductor active layer. forming a second source electrode and a second drain electrode at positions sandwiching the second goo electrodes so as to be ohmically connected to the second reservoir; Characteristic semiconductor device manufacturing method. 4. In the method for manufacturing a semiconductor device according to claim 3, the first gate electrode is formed using a deposition method using a first raw material serving as the first material, and the second The gate electrode is formed using a deposition method using a second raw material containing the same elements as the first raw material serving as the second material but having a different composition ratio. A method for manufacturing semiconductor devices. 5. The method for manufacturing a semiconductor device according to claim 4, wherein the first and second raw materials contain molybdenum, silicon, and nitrogen. 6. The method for manufacturing a semiconductor device according to claim 3, wherein the first gate electrode is made of a first material that is the first material, with the semiconductor active layer being the first material. The second gate electrode is formed using a deposition method using raw materials, and the semiconductor active layer is formed using a deposition method using a raw material.
The above-mentioned second material is made of a second material different from the material of
A method for manufacturing a semiconductor device, characterized in that the semiconductor device is formed by a deposition method using a second raw material containing the same element as the first raw material. 7. The method for manufacturing a semiconductor device according to claim 6, wherein the first and second raw materials contain molybdenum, silicon, and nitrogen. 3. Detailed Description of the Invention Field of the Invention The present invention relates to a semiconductor device having an enhancement type Schottky junction field effect transistor and a depletion type Schottky junction field effect transistor, and a method for manufacturing the same. Background of the Invention As a semiconductor device having an enhancement type Schottky junction field effect transistor and a depletion type Schottky junction field effect transistor,
A device having the configuration described below with reference to FIG. 1 has been proposed. That is, using a semi-insulating or P-type or N-type semiconductor substrate 1 made of G'aAS, for example, an enhancement type Schottky junction field effect transistor ET and a depletion type Schottky junction field effect transistor DT are formed. is configured. In the Schottky junction field effect transistor ET, impurity ions that give P type or N type when the semiconductor substrate 1 has semi-insulating properties, and In the case of N type, the semiconductor active layer 3 is formed by implanting impurity ions that give a conductivity type opposite to that of the semiconductor substrate. Furthermore, the Schottky junction field effect transistor ET is
A gate electrode 5 is attached to form a Schottky junction 4 on the semiconductor active layer 3, and a source electrode 6 and a drain electrode are ohmically attached to the semiconductor active layer 3 at positions sandwiching the gate electrode 5, respectively. 7. On the other hand, the Schottky junction field effect transistor DT has a semiconductor active layer 13 formed in the semiconductor substrate 1 from the main surface 2 side in the same manner as the semiconductor active layer 3 . In this case, the semiconductor active layer 13 has the same thickness as the semiconductor active layer 3 but has a higher carrier concentration than the semiconductor active layer 3, or as shown in the figure, the semiconductor active layer 13 has the same thickness as the semiconductor active layer 3 but has a higher carrier concentration than the semiconductor active layer 3. Although having the same carrier concentration, the semiconductor active layer 3
It has a thicker thickness than the . Further, the semiconductor active layers 3 and 13 are connected to each other. Further, the Schottky junction field effect transistor DT includes a gate electrode 15 (=I) on the semiconductor active layer 13 to form a Schottky junction 14 and a gate electrode 15 on the semiconductor active layer 13. At the positions shown in FIG. Furthermore, the source electrode 16 and the drain electrode 7 of the above-described junction field effect transistor ET are common to the source electrodes 16 and 7 extending across the connection position of the semiconductor active layers 3 and 13. The semiconductor active layers 13 and 3 side of the electrode 18 are described above.The above describes the conventionally proposed semiconductor device having an enhancement type Schottky junction field effect transistor and a depletion type Schottky junction field effect transistor. According to this configuration, in the enhancement type Schottky junction field effect transistor ET, the semiconductor active layer is removed from the Schottky junction 4 in a state where no control voltage is applied between the gate electrode 5 and the source electrode 6. As shown in the figure, a depletion layer 9 is formed extending toward the semiconductor substrate 1. Therefore, in this state, the source electrode 6 Even if a required power source is connected between the source electrode 6 and the drain electrode 7, a current cannot flow through the semiconductor active layer 3 to the outside through the source electrode 6 and the drain electrode 7. However, from this state, the gate If a control voltage is applied between the electrode 5 and the source electrode 6 with the required polarity, the depletion layer 9 that has spread in the semiconductor active layer 3 until it reaches the semiconductor substrate 1 will change to the value of the control voltage. Therefore, if a required power source is connected between the source electrode 6 and the drain electrode 7 at this time, the inside of the semiconductor active layer 3 is moved back toward the Schottky junction 4 side. A current flows to the outside through 7, with a value corresponding to the fiI1m voltage.Furthermore, in the depletion type Schottky junction field effect transistor D, there is a state in which no control voltage is applied between the gate electrode 15 and the source electrode 16. However, even when a control voltage with the required polarity is applied between the gate electrodes 15 and 16, a depletion layer 19 is formed extending from the Schottky junction 14 toward the semiconductor active layer 13. As shown in the figure, the semiconductor substrate 1
This has not been achieved. For this reason, the source electrode 16
If a required power source is connected between the source electrode 16 and the train electrode 17, a current can be obtained that flows inside the semiconductor active layer 13 through the source electrode 16 and the drain electrode 17 to the outside. Therefore, according to the conventional semiconductor device shown in FIG. 1, the gate electrode 1 of the Schottky junction field effect transistor DT is
5 is connected to the source electrode 16 of the Schottky junction field effect transistor DT, and a necessary power supply is connected between the source electrode 16 of the Schottky junction field effect transistor ET and the drain electrode 17 of the Schottky junction field effect transistor DT. If a control voltage is applied between the gate electrode 5 and the source electrode 6 of the Schottky junction field effect transistor ET, the drain electrode 7 of the Schottky junction field effect transistor ET and the Schottky junction field effect transistor ET are Source electrode 1 of field effect transistor DT
6 and the source electrode 6 of the Schottky junction field effect transistor ET, an output voltage corresponding to the control I lightning voltage is obtained. Therefore, it is possible to obtain a function as an inverter using the Schottky junction field effect transistor ET as a drive transistor and the Schottky junction field effect transistor DT as a load. In this way, according to the conventional semiconductor device shown in FIG.
The function as an inverter can be obtained, but for this purpose, the semiconductor substrates 1 have the same thickness but different carrier concentrations, or have the same carrier concentration but mutually different carrier concentrations. Two semiconductor active layers 3 with different thicknesses
and 13 need to be formed. Therefore, it has the disadvantage that many steps are required to manufacture the semiconductor device. According to the disclosure of the present invention, it is an object of the present invention to propose a novel semiconductor device and a method for manufacturing the same that is free from the above-mentioned drawbacks. The semiconductor device according to the first invention of the present application has the following configuration similar to the conventional semiconductor device described above in FIG. That is, a first semiconductor active layer formed on a substrate;
a first gate electrode attached to form a first Schottky junction on the first semiconductor active layer; and a position sandwiching the first gate electrode on the first semiconductor active layer;
an enhancement-type first electrode having a first source electrode and a first drain electrode each ohmically attached;
It has a Schottky junction field effect transistor. Further, a second semiconductor active layer formed on the above-described substrate, a second gate electrode attached to form a second Schottky junction on the second semiconductor active layer, and a second semiconductor active layer formed on the substrate described above; A second depletion type Schottky junction field effect transistor having a second source electrode and a second drain electrode ohmically attached on the semiconductor active layer at positions sandwiching the second gate electrode. have However, the semiconductor device according to the first invention of the present application has the following configuration in the semiconductor device having the above-described configuration. That is, the first and second semiconductor active layers consist of first and second flanks of a semiconductor active layer common to them. Further, the first gate electrode is formed of a first material forming a first Schottky barrier by a first Schottky junction between the first gate electrode and the first abdomen as the first semiconductor active layer,
Meanwhile, the second gate electrode is formed of a second material that forms a second Schottky barrier that is lower than the first Schottky barrier caused by the first Schottky junction. In this case, the second material of the second gate electrode contains the same elements as the first material of the first glue electrode, but has a different composition ratio. The above is the configuration of the semiconductor device according to the first invention of the present application. According to the semiconductor device according to the first invention of the present application having such a configuration, the first semiconductor active layer for an enhancement type Schottky junction field effect transistor and the second semiconductor active layer for a depletion type Schottky junction field effect transistor are provided. Since the semiconductor active layers of the semiconductor active layers are formed by the first and second regions of the semiconductor active layer common to them, the two semiconductor active layers are separately placed on the substrate, as in the conventional semiconductor device described above in FIG. No need to form. Further, according to the semiconductor device according to the first invention of the present application,
The first gate electrode for the enhancement type Schottky junction field effect transistor and the M2 gate electrode for the depletion type Schottky junction field effect transistor contain the same element but have different composition ratios. However, since the first and second gate electrodes contain the same element and have different composition ratios, The second gate electrode can be easily formed. Therefore, the semiconductor device according to the first invention of the present application has the feature that the semiconductor device can be manufactured more easily than the conventional semiconductor device described above in FIG. Further, the method for manufacturing a semiconductor device according to the second invention of the present application is as follows:
A semiconductor device according to the first invention of the present application is manufactured by taking the steps described below. That is, a step is taken in which a semiconductor active layer is formed on a substrate to have a uniform thickness at each portion. Next, a first gate electrode made of a first material is placed on the first circumferential portion of the semiconductor active layer, and a first Schottky barrier is formed between the first gate electrode and the first abdomen. The second body of the semiconductor active layer includes the same element as the first material in the forming step and after or before forming the first gate electrode so as to form a junction. a second gate electrode made of a second material having a different composition ratio;
A forming step is taken to form a second Schottky junction that forms a second Schottky barrier lower than the first Schottky barrier with the abdomen of the second Schottky barrier. Further, after or before forming one or both of the first and second goo 1 to electrodes, J5 is placed on the first body of the semiconductor active layer at a position sandwiching the first gate electrode. ,
forming a first source electrode and a first drain electrode in ohmic contact with the first abdomen;
A second source electrode and a second train electrode are formed on the second peripheral portion of the semiconductor active layer at positions sandwiching the second gate electrode so as to be in ohmic contact with the second abdomen. Take the process of The above is the method for manufacturing a semiconductor device according to the second invention of the present application. According to the method for manufacturing a semiconductor device according to the second invention of the present application, the steps include forming a semiconductor active layer on a substrate, and forming a first goo electrode on the first abdomen of the semiconductor active layer. a step of forming a second gate electrode on a second peripheral portion of the semiconductor active layer; and a step of forming a first source electrode and a first gate electrode on the first and second peripheral portions of the semiconductor active layer, respectively. The step of forming the drain electrode, the second source electrode, and the second train electrode is very simple.The step of forming the first and second gate electrodes is the second gate electrode. This is a slightly different process in that the first gate electrode is formed using a material that contains the same elements as the first gate electrode but has a different composition ratio. It has the characteristics that it can be manufactured easily and with good reproducibility. A Rainbow Embodiment of the Semiconductor Device According to the First Invention of the Present Application First, an embodiment of the semiconductor device according to the first invention of the present application will be described with reference to FIG. In FIG. 2, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed descriptions are omitted. The embodiment of the semiconductor device according to the first invention of the present application shown in FIG. 2 has the same structure as the conventional semiconductor device shown in FIG. 1 except for the following points in the structure described above in FIG. That is, impurity ions are formed in the semiconductor active layers 3 and 13 in the semiconductor substrate 1 from the main surface 2 side, similar to the case where the semiconductor active layers 3 and 13 of the conventional semiconductor device described above in FIG. It consists of reservoirs 24 and 25 of the semiconductor active layer 23 which are common to the semiconductor active layers 3 and 13 and formed by the above. Furthermore, the gate electrode 5 of the enhancement 1-type Schottky junction field effect transistor ET is connected to the semiconductor active layer 3.
The Schottky barrier formed by the Schottky junction 4 is made of a material containing molydodenum, silicon, and nitrogen, and the Schottky barrier formed by the Schottky junction 4 has a height of 0.9 to 1.0 V. It is formed as something that has. Further, the gate electrode 15 of the depletion type Schottky junction field effect transistor ET is connected to the semiconductor active layer 13.
The Schottky junction 14 is made of a material that forms a lower Schottky barrier than the Schottky barrier caused by the Schottky junction 4 described above. In this case, the material of the gate electrode 15 contains molybdenum, silicon, and nitrogen, which are the same elements as the material of the gate electrode 5, or contains only a small amount of nitrogen compared to the case of the gate electrode 5. , has a composition ratio different from that of the material of the gate electrode 5, and is formed so that the Schottky barrier due to the Schottky junction 14 has a height of 0.45 to 0.55V. Furthermore, a source electrode 6 and a drain electrode 7 of an enhancement type Schottky junction field effect transistor ET
However, the reservoir 2 of the semiconductor active layer 23 as the semiconductor active layer 3
4, and the source electrode 16 and drain electrode 17 of the depletion type Schottky junction field effect transistor ET are ohmically attached to the reservoir 25 of the semiconductor active layer 23 as the semiconductor active layer 13. . The above is the configuration of the embodiment of the semiconductor device according to the first invention of the present application. According to this configuration, except for the matters mentioned above, it has the same configuration as the conventional semiconductor device described above in FIG. It can function as an inverter. However, according to the semiconductor device according to the first invention of the present application shown in FIG. 2, the semiconductor active layer 3 of the enhancement type Schottky junction field effect transistor F;
Since the semiconductor active layer 13 of the depletion type Schottky junction field effect transistor DT consists of the reservoirs 24 and 25 of the semiconductor active layer 23 common to these, the semiconductor active layers 3 and 13 can be easily formed. I can do it. Further, the gate electrode 5 of the enhancement type Schottky junction field effect transistor ET and the gate electrode 15 of the depletion type Schottky junction field effect transistor ET each contain the same element, and the composition ratio is Since the gate electrodes 5 and 15 are only different from each other, the gate electrodes 5 and 15 can be easily formed. Therefore, the semiconductor device according to the first aspect of the present invention shown in FIG. 2 has the feature that the semiconductor device can be formed more easily than the case shown in FIG. Next, the embodiment of the method for manufacturing a semiconductor device according to the second invention of the present application is applied to the method of manufacturing a semiconductor device according to the first invention of the present application shown in FIG. Let's talk about the case. In FIGS. 3A to 3D, parts corresponding to those in FIG. 2 are designated by the same reference numerals, and detailed description thereof will be omitted. A method for manufacturing a semiconductor device according to the second invention of the present application shown in FIGS. 3 to 3D includes the following sequential steps to manufacture the semiconductor device according to the first invention of the application shown in FIG. That is, the semiconductor substrate 1 is prepared in advance (FIG. 3A). Next, a semiconductor active layer 23 is placed in the semiconductor substrate 1 on the main surface 2.
Each part is formed to have a uniform thickness by implanting impurity ions from the side (FIG. 3B). Next, a source electrode 6 is placed on the peripheral portion 24 of the semiconductor active layer 23.
and a drain electrode 7 are formed in ohmic contact with the reservoir 24 by a method known per se, and a source electrode 16 is formed on the abdomen 25 of the semiconductor active layer 23.
At the same time as the source electrode 6 and drain electrode 7 are formed, the drain electrode 17 is similarly formed so as to be in ohmic contact with the reservoir 25 (FIG. 3C). Next, on the peripheral portion 24 of the semiconductor active layer 23, molybdenum,
A gate electrode 5 made of a material containing silicon and nitrogen is formed so as to form a Schottky junction 4 with the reservoir 24 (FIG. 3D). A gate electrode made of such a material can be easily formed by placing the substrate 1 in an atmosphere for vapor deposition of molybdenum and silicon in which nitrogen gas is flowing. Next, on the abdomen 25 of the semiconductor active layer 23, molybdenum,
A gate electrode 15 made of a material containing silicon and nitrogen but having a composition ratio different from that of the gate electrode 5 is formed so as to form a Schottky junction 24 with the reservoir 24 (FIG. 3E). A gate electrode made of such a material can be formed by placing the substrate 1 in the same atmosphere as that used to form the gate electrode 5, but in this case, the Schottky barrier to the flow rate ratio (%) of nitrogen gas is Since the relationship shown in FIG. 4 is established, the flow rate ratio of nitrogen gas may be reduced when forming the gate electrode 5, or the concentration of the substrate 1 may be reduced in order to weaken the activity of nitrogen toward molybdenum and silicon. The concentration is lower than that when forming the gate electrode 5. In the manner described above, the semiconductor device according to the first invention of the present application shown in FIG. 2 is manufactured. The above is an embodiment of the method for manufacturing a semiconductor device according to the second invention of the present application. According to such a manufacturing method, a target semiconductor device can be easily manufactured through simple steps. In addition, in the above description, only one embodiment has been shown for each of the semiconductor devices and manufacturing methods thereof according to the first and second inventions of the present application, and for example, the gate electrode 5 may be made of molybdenum or silicon and nitrogen. Various modifications and changes may be made without departing from the spirit of the invention, such as making the gate electrode 5 made of molybdenum or silicon. 4. Brief Description of the Drawings FIG. 1 is a cross-sectional view showing a conventional semiconductor device. FIG. 2 is a linear sectional view showing an embodiment of a semiconductor device according to the first invention of the present application. 3A to 3E are line sectional views showing sequential steps showing an embodiment of a method for manufacturing a semiconductor device according to the second invention of the present application, which manufactures the semiconductor device according to the first invention of the present application shown in FIG. It is. FIG. 4 shows the flow rate ratio of nitrogen gas (
%) and the height of the Schottky barrier. 1... Semiconductor substrate 2... Principal surface ET of semiconductor substrate...
- Enhancement type Schottky junction, mold field effect transistor 3... Semiconductor active layer 4 of Schottky junction field effect transistor ET... Schottky junction field effect transistor ET Schottky junction 5... Gate electrode 6 of Schottky junction field effect transistor ET... Source electrode 7 of Schottky junction field effect transistor ET... Drain electrode 9 of Schottky junction field effect transistor ET Depletion layer DT in Schottky junction field effect transistor ET Depletion type Schottky junction field effect transistor 13 ... Semiconductor active layer 14 of Schottky junction field effect transistor DT ... Schottky junction 15 of Schottky junction field effect transistor DT ... Gate of Schottky junction field effect transistor DT Electrode 16... Source electrode 17 of Schottky junction field effect transistor DT... Train electrode 18 of Schottky junction field effect transistor... Electrode 19... Schottky Depletion layer in junction field effect transistor DT Applicant: Nippon Telegraph and Telephone Public Corporation 1X Tsuboto, Masutsuboji, Takou Shugo, '・

Claims (1)

【特許請求の範囲】 1、基板上に形成された第1の半導体能動層と、該第1
の半導体能動層上に第1のショットキ接合を形成するよ
うに付された第1のゲート電極と、上記第1の半導体能
動層上に、上記第1のゲート電極を挾む位置において、
それぞれオーミックに(=Iされた第1のソース電極及
び第1のドレイン電極とを有するエンハンスメント型の
第1のショットキ接合型電界効果トランジスタと、 基板上に形成された第2の半導体能動層と、該第2の半
導体能動層上に第2のショットキ接合を形成するように
付された第2のゲート電極と、上記第2の半導体能動層
上に、上記第2のゲート電極を挾む位置において、それ
ぞれオーミックに付された第2のソース電極及び第2の
トレイン電極とを有するデプレッ]−ランジスタとを有
する半導体装置において、上記第1及び第2の半導体能
動層が、それらに共通の半導体能動層の第1及び第2の
腹部でなり、 上記第1のゲート電極が、上記第1の半導体能動層とし
ての上記第1の腹部との間で、上記第1のショットキ接
合による第1のショットキ障壁を形成する第1の材料で
形成され、上記第2のゲート電極が、上記第2の半導体
能動層としての上記第2の腹部との間で、上記第2のシ
ョットキ接合による上記第1のショットキ障壁に比し低
い第2のショットキ障壁を形成する第2の材料で形成さ
れ、上記第2のゲート電極の第2の材料が、上記第1の
ゲート電極の第1の材料と同じ元素を含んでいるが異な
る組成比を有していることを特徴とする半導体装置。 おいて、 上記第1のゲート電極の第1の材料が、モリブデンと、
シリコンとを含み、 上記第2のゲート電極の第2の材料が、モリブデンと、
シリコンと、窒素とを含み、且つ上記第1の材料とは異
なる組成比を有することを特徴とする半導体装置。 3、基板上に、半導体能動層を各部一様の厚さに形成す
る工程と、 上記半導体能動層の第1の階部上に、第1の材料でなる
第1のゲート電極を、上記第1の腹部との間で第1のシ
ョットキ障壁を形成する第1のショットキ接合を形成す
るように、形成する工程と、 上記第1のゲート電極を形成して後または前において、
上記半導体能動層の第2の階部上に、上記第1の材料と
同じ元素を含んでいるが異なる組成比を有している第2
の材料でなる第2のゲート電極を、上記第2の腹部との
間で上記第1のショットキ障壁に比し低い第2のショッ
トキ障壁を形成する第2のショットキ接合を形成するよ
うに、形成する工程と、 上記第1及び第2のゲート電極の何れか一方または双方
を形成して後または前において、上記半導体能動層の第
1の隔部上に上記第1のゲート電極を挾む位置において
、第1のソース電極及び第1のドレイン電極を、上記第
1の腹部との間でオーム接続するように、形成するとと
もに、上記半導体能動層の第2の階部上に上記第2のゲ
ート電極を挾む位置において、第2のソース電極及び第
2のドレイン電極を、上記第2の腹部との間にオーム接
続するように、形成する工程とを含むことを特徴とする
半導体装置の製法。 4、特許請求の範囲第3項記載の半導体装置の製法にお
いて、 上記第1のゲート電極を、上記第1の材料となる第1の
原材料を用いた堆積法を用いて形成し、 上記第2のゲート電極を、上記第2の材料となる上記第
1の原材料と同じ元素を含んでいるが異なる組成比を有
している第2の原材料を用いた堆積法を用いて形成する
ことを特徴とする半導体装置の製法。 5、特許請求の範囲第4項記載の半導体装置の製法にお
いて、 上記第1及び第2の原材料がモリブデン、シリコン及び
窒素を含んでいることを特徴とする半導体装置の製法。 6、特許請求の範囲第3項記載の半導体装置の製法にお
いて、 上記第1のゲート電極を、上記半導体能動層を第1の温
度とした状態での、上記第1の材料となる第1の原材料
を用いた堆積法を用いて形成し、 上記第2のゲート電極を、上記半導体能動層を上記第1
の温度とは異なる第2の温度とした状態での、上記第2
の材料となる上記第1の原材料と同じ元素を含んでいる
第2の原材料を用いた堆積法を用いて形成することを特
徴とする半導体装置の製法。 7、特許請求の範囲第6項記載の半導体装置の製法にお
いて、 上記第1及び第2の原材料がモリブデン、シリコン及び
窒素を含むことを特徴とする半導体装置の製法。
[Claims] 1. A first semiconductor active layer formed on a substrate;
a first gate electrode attached to form a first Schottky junction on the semiconductor active layer, and a position sandwiching the first gate electrode on the first semiconductor active layer;
a first Schottky junction field effect transistor of an enhancement type, each having a first source electrode and a first drain electrode that are ohmic (=I); a second semiconductor active layer formed on a substrate; a second gate electrode attached to form a second Schottky junction on the second semiconductor active layer; and a second gate electrode on the second semiconductor active layer at a position sandwiching the second gate electrode. , a depletion transistor having a second source electrode and a second train electrode which are ohmically attached, respectively, wherein the first and second semiconductor active layers have a common semiconductor active layer. between the first gate electrode and the first abdomen as the first semiconductor active layer, a first Schottky junction formed by the first Schottky junction; The second gate electrode is formed of a first material forming a barrier, and the second gate electrode is connected to the first material by the second Schottky junction between the second abdomen and the second semiconductor active layer. The second gate electrode is formed of a second material forming a second Schottky barrier lower than the Schottky barrier, and the second material of the second gate electrode contains the same element as the first material of the first gate electrode. A semiconductor device characterized in that the first material of the first gate electrode contains molybdenum and has a different composition ratio.
the second material of the second gate electrode comprises molybdenum;
A semiconductor device comprising silicon and nitrogen and having a composition ratio different from that of the first material. 3. Forming a semiconductor active layer on the substrate to have a uniform thickness in each part; and forming a first gate electrode made of a first material on the first step of the semiconductor active layer. forming a first Schottky junction forming a first Schottky barrier between the abdomen of the first gate electrode, and after or before forming the first gate electrode,
A second layer containing the same elements as the first material but having a different composition ratio is formed on the second level of the semiconductor active layer.
forming a second gate electrode made of a material such that a second Schottky junction forming a second Schottky barrier lower than the first Schottky barrier is formed between the second gate electrode and the second abdomen; After or before forming either or both of the first and second gate electrodes, a position sandwiching the first gate electrode on the first partition of the semiconductor active layer. A first source electrode and a first drain electrode are formed to be ohmically connected to the first abdomen, and the second electrode is formed on the second step of the semiconductor active layer. forming a second source electrode and a second drain electrode at positions sandwiching the gate electrode so as to be ohmically connected to the second abdomen. Manufacturing method. 4. In the method for manufacturing a semiconductor device according to claim 3, the first gate electrode is formed using a deposition method using a first raw material serving as the first material, and the second The gate electrode is formed using a deposition method using a second raw material containing the same elements as the first raw material serving as the second material but having a different composition ratio. A method for manufacturing semiconductor devices. 5. The method for manufacturing a semiconductor device according to claim 4, wherein the first and second raw materials contain molybdenum, silicon, and nitrogen. 6. The method for manufacturing a semiconductor device according to claim 3, wherein the first gate electrode is made of a first material, which is the first material, in a state where the semiconductor active layer is at a first temperature. The second gate electrode is formed using a deposition method using raw materials, and the semiconductor active layer is formed using a deposition method using a raw material.
The above-mentioned second temperature is set to a second temperature different from the temperature of
A method for manufacturing a semiconductor device, characterized in that the semiconductor device is formed by a deposition method using a second raw material containing the same element as the first raw material. 7. The method for manufacturing a semiconductor device according to claim 6, wherein the first and second raw materials contain molybdenum, silicon, and nitrogen.
JP59107724A 1984-05-28 1984-05-28 Semiconductor device and manufacturing method thereof Expired - Lifetime JPH0714034B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59107724A JPH0714034B2 (en) 1984-05-28 1984-05-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59107724A JPH0714034B2 (en) 1984-05-28 1984-05-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPS60251672A true JPS60251672A (en) 1985-12-12
JPH0714034B2 JPH0714034B2 (en) 1995-02-15

Family

ID=14466337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59107724A Expired - Lifetime JPH0714034B2 (en) 1984-05-28 1984-05-28 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0714034B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401589A (en) * 1990-11-23 1995-03-28 Vickers Shipbuilding And Engineering Limited Application of fuel cells to power generation systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51111084A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Semiconductor device manufucturing proceso
JPS544577A (en) * 1977-06-13 1979-01-13 Fujitsu Ltd Semiconductor integrated circuit
JPS58206169A (en) * 1982-05-26 1983-12-01 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51111084A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Semiconductor device manufucturing proceso
JPS544577A (en) * 1977-06-13 1979-01-13 Fujitsu Ltd Semiconductor integrated circuit
JPS58206169A (en) * 1982-05-26 1983-12-01 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401589A (en) * 1990-11-23 1995-03-28 Vickers Shipbuilding And Engineering Limited Application of fuel cells to power generation systems

Also Published As

Publication number Publication date
JPH0714034B2 (en) 1995-02-15

Similar Documents

Publication Publication Date Title
JPS6453574A (en) Semiconductor device
JPS60251672A (en) Semiconductor device and manufacture thereof
JPH0371673A (en) Vertical mosfet
JPS6292360A (en) Complementary type semiconductor device
KR840005930A (en) Semiconductor device
JPH03220774A (en) Mos field effect transistor
JPS5910273A (en) Integrated circuit device
JPS57132352A (en) Complementary type metal oxide semiconductor integrated circuit device
JPS58173A (en) Manufacturing method for semiconductor switch
JPH0341479Y2 (en)
JPS61150380A (en) Manufacture of semiconductor device
JPS57192083A (en) Semiconductor device
JPS57134976A (en) Manufacture of field effect transistor
JPS56147467A (en) Cmos semiconductor device and manufacture thereof
JPS61100975A (en) Junction type field-effect transistor
JPS61214476A (en) Thin-film transistor
JPS6014512B2 (en) Insulated gate field effect transistor
JPH01155662A (en) Semiconductor device
JPS5346287A (en) Production of semiconductor integrated circuit
JPS60229373A (en) Semiconductor device
JPS5582460A (en) Negative resistance semiconductor element
JPS57133658A (en) Semiconductor device
JPS6428960A (en) Mos semiconductor transistor
KR920022555A (en) Manufacturing Method of Semiconductor Device
JPS55153378A (en) Field effect transistor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term