JPH0714034B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JPH0714034B2 JPH0714034B2 JP59107724A JP10772484A JPH0714034B2 JP H0714034 B2 JPH0714034 B2 JP H0714034B2 JP 59107724 A JP59107724 A JP 59107724A JP 10772484 A JP10772484 A JP 10772484A JP H0714034 B2 JPH0714034 B2 JP H0714034B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- gate electrode
- semiconductor active
- layer
- schottky junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 156
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 58
- 230000005669 field effect Effects 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 26
- 229910052750 molybdenum Inorganic materials 0.000 claims description 26
- 239000011733 molybdenum Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 18
- 238000007740 vapor deposition Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 description 13
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［本発明の分野］ 本発明は、エンハンスメント型のショットキ接合型電界
効果トランジスタと、デプレッション型のショットキ接
合型電界効果トランジスタとを有する半導体装置、及び
その製法に関する。Description: FIELD OF THE INVENTION The present invention relates to a semiconductor device having an enhancement type Schottky junction field effect transistor and a depletion type Schottky junction field effect transistor, and a manufacturing method thereof.
［本発明の背景］ エンハンスメント型のショットキ接合型電界効果トラン
ジスタと、デプレッション型のショットキ接合型電界効
果トランジスタとを有する半導体装置として、従来、第
１図を伴なって次に述べる構成を有するものが提案され
ている。BACKGROUND OF THE INVENTION As a semiconductor device having an enhancement-type Schottky junction field-effect transistor and a depletion-type Schottky junction field-effect transistor, there is conventionally a semiconductor device having the configuration described below with reference to FIG. Proposed.
すなわち、例えばGaAsでなる半絶縁性を有するまたはＰ
型もしくはＮ型の半導体基板１を用いて、エンハンスメ
ント型のショットキ接合型電界効果トランジスタETと、
デプレッション型のショットキ接合型電界効果トランジ
スタDTとが構成されている。That is, it has a semi-insulating property made of GaAs or P
Of the enhancement type Schottky junction field effect transistor ET using the semiconductor substrate 1 of N type or N type,
A depletion type Schottky junction type field effect transistor DT is configured.
ショットキ接合型電界効果トランジスタETは、半導体基
板１内に、その主面２側からの、半導体基板１が半絶縁
性を有する場合、Ｐ型またはＮ型を与える不純物イオ
ン、半導体基板がＰ型またはＮ型を有する場合、半導体
基板とは逆の導電型を与える不純物イオンの打込処理に
よって形成された半導体能動層３を有する。The Schottky junction field effect transistor ET has, within the semiconductor substrate 1, impurity ions that give P-type or N-type conductivity when the semiconductor substrate 1 has a semi-insulating property from the main surface 2 side, and the semiconductor substrate is P-type or When it has the N type, it has the semiconductor active layer 3 formed by the implantation process of the impurity ions which give the conductivity type opposite to that of the semiconductor substrate.
また、ショットキ接合型電界効果トランジスタETは、半
導体能動層３上にショットキ接合４を形成するように付
されたゲート電極５と、半導体能動層３上に、ゲート電
極５を挟む位置において、それぞれオーミックに付され
たソース電極６及びドレイン電極７とを有する。In addition, the Schottky junction field effect transistor ET includes a gate electrode 5 provided to form the Schottky junction 4 on the semiconductor active layer 3 and an ohmic contact on the semiconductor active layer 3 at positions sandwiching the gate electrode 5. A source electrode 6 and a drain electrode 7 attached thereto.
一方、ショットキ接合型電界効果トランジスタDTは、半
導体基板１内に、その主面２側から、半導体能動層３と
同様に形成された半導体能動層13を有する。On the other hand, the Schottky junction field effect transistor DT has a semiconductor active layer 13 formed in the semiconductor substrate 1 from the main surface 2 side in the same manner as the semiconductor active layer 3.
この場合、半導体能動層13は、半導体能動層３と同じ厚
さを有しているが半導体能動層３上に比し高いキャリア
濃度を有しているか、または図示のように、半導体能動
層３と同じキャリア濃度を有しているが半導体能動層３
に比し厚い厚さを有している。また、半導体能動層３及
び13は互いに連接している。In this case, the semiconductor active layer 13 has the same thickness as the semiconductor active layer 3 but a higher carrier concentration than on the semiconductor active layer 3, or, as shown, the semiconductor active layer 3. Has the same carrier concentration as the semiconductor active layer 3
It has a thicker thickness. The semiconductor active layers 3 and 13 are connected to each other.
さらに、ショットキ接合型電界効果トランジスタDTは、
半導体能動層13上に、ショットキ接合14を形成するよう
に付されたゲート電極15と、半導体能動層13上に、ゲー
ト電極15を挟む位置において、それぞれオーミックに付
されたソース電極16及びドレイン電極17とを有する。こ
の場合、ゲート電極15は、上述したショットキ接合型電
界効果トランジスタETのゲート電極５と同じ材料で形成
されている。また、ソース電極16と、上述したショット
キ接合型電界効果トランジスタETのドレイン電極７と
は、半導体能動層３及び13の連接位置を横切って延長し
ているソース電極16及び７に共通の電極18の半導体能動
層13及び３側の部でなる。Furthermore, the Schottky junction field effect transistor DT is
A gate electrode 15 is formed on the semiconductor active layer 13 so as to form a Schottky junction 14, and a source electrode 16 and a drain electrode are formed on the semiconductor active layer 13 at positions where the gate electrode 15 is sandwiched, which are ohmic. With 17 and. In this case, the gate electrode 15 is formed of the same material as the gate electrode 5 of the Schottky junction field effect transistor ET described above. In addition, the source electrode 16 and the drain electrode 7 of the Schottky junction field effect transistor ET described above are the electrodes 18 common to the source electrodes 16 and 7 extending across the connection positions of the semiconductor active layers 3 and 13. The semiconductor active layer 13 and the portion on the side of 3.
以上が、従来提案されているエンハンスメント型のショ
ットキ接合型電界効果トランジスタと、デプレッション
型のショットキ接合型電界効果トランジスタとを有する
半導体装置の構成である。The above is the configuration of the semiconductor device including the conventionally proposed enhancement type Schottky junction field effect transistor and depletion type Schottky junction field effect transistor.
このような構成によれば、エンハンスメント型のショッ
トキ接合型電界効果トランジスタETにおいて、ゲート電
極５及びソース電極６間に制御電圧が与えられていない
状態で、ショットキ接合４から半導体能動層３側に拡が
っている空乏層９が形成されており、そしてその空乏層
９は、図示のように、半導体基板１に達しているもので
ある。このため、このような状態で、ソース電極６及び
ドレイン電極７間に所要の電源が接続されていても、半
導体能動層３内をソース電極６及びドレイン電極７を通
って外部に流れる電流は得られない。With such a configuration, in the enhancement-type Schottky junction field-effect transistor ET, the Schottky junction 4 spreads from the Schottky junction 4 to the semiconductor active layer 3 side in the state where no control voltage is applied between the gate electrode 5 and the source electrode 6. A depletion layer 9 is formed, and the depletion layer 9 reaches the semiconductor substrate 1 as shown in the figure. Therefore, in such a state, even if a required power source is connected between the source electrode 6 and the drain electrode 7, a current flowing through the semiconductor active layer 3 through the source electrode 6 and the drain electrode 7 to the outside cannot be obtained. I can't.
しかしながら、このような状態から、ゲート電極５及び
ソース電極６間に所要の極性を以て制御電圧が与えられ
れば、これに応じて、いままで半導体基板１に達するま
で半導体能動層３内に拡がっていた空乏層９が、制御電
圧の値に応じた分、ショットキ接合４側に後退する。こ
のため、このとき、ソース電極６及びドレイン電極７間
に所要の電源が接続されていれば、半導体能動層３内を
ソース電極６及びドレイン電極７を通って外部に電流
が、制御電圧に応じた値で流れる。However, if a control voltage with a required polarity is applied between the gate electrode 5 and the source electrode 6 from such a state, the control voltage correspondingly spreads in the semiconductor active layer 3 until it reaches the semiconductor substrate 1. The depletion layer 9 recedes to the Schottky junction 4 side by the amount corresponding to the value of the control voltage. Therefore, at this time, if a required power source is connected between the source electrode 6 and the drain electrode 7, a current flows through the semiconductor active layer 3 through the source electrode 6 and the drain electrode 7 to the outside, depending on the control voltage. It flows with a certain value.
また、デプレッション型のショットキ接合型電界効果ト
ランジスタDTにおいて、ゲート電極15及びソース電極16
間に制御電圧が与えられていない状態でも、また、ゲー
ト電極15及び16間に所要の極性を以て制御電圧が与えら
れている状態でも、ショットキ接合14から半導体能動層
13側に拡がる空乏層19が形成されているが、その空乏層
19は、図示のように、半導体基板１に達していないもの
である。このため、ソース電極16及びドレイン電極17間
に所要の電源が接続されていれば、半導体能動層13内を
ソース電極16及びドレイン電極17を通って外部に流れる
電流が得られる。In addition, in the depletion type Schottky junction field effect transistor DT, the gate electrode 15 and the source electrode 16 are
Even when no control voltage is applied between the Schottky junction 14 and the semiconductor active layer, the control voltage is applied between the gate electrodes 15 and 16 with a required polarity.
A depletion layer 19 that extends to the 13 side is formed.
As shown in the figure, 19 does not reach the semiconductor substrate 1. Therefore, if a required power source is connected between the source electrode 16 and the drain electrode 17, a current flowing through the semiconductor active layer 13 through the source electrode 16 and the drain electrode 17 to the outside can be obtained.
従って、第１図に示す従来の半導体装置によれば、ショ
ットキ接合型電界効果トランジスタDTのゲート電極15を
ショットキ接合型電界効果トランジスタDTのソース電極
16に接続し、また、ショットキ接合型電界効果トランジ
スタETのソース電極６と、ショットキ接合型電界効果ト
ランジスタDTのドレイン電極17との間に所要の電源を接
続し、そして、ショットキ接合型電界効果トランジスタ
ETのゲート電極５とソース電極６との間に制御電圧に印
加するようにすれば、ショットキ接合型電界効果トラン
ジスタETのドレイン電極７及びショットキ接合型電界効
果トランジスタDTのソース電極16と、ショットキ接合型
電界効果トランジスタETのソース電極６との間に、制御
電圧に応じた出力電圧が得られる。従って、ショットキ
接合型電界効果トランジスタETを駆動トランジスタ、シ
ョットキ接合型電界効果トランジスタDTを負荷とするイ
ンバータとしての機能が得られる。Therefore, according to the conventional semiconductor device shown in FIG. 1, the gate electrode 15 of the Schottky junction field effect transistor DT is replaced by the source electrode of the Schottky junction field effect transistor DT.
16, and a required power source is connected between the source electrode 6 of the Schottky junction field effect transistor ET and the drain electrode 17 of the Schottky junction field effect transistor DT, and the Schottky junction field effect transistor is connected.
If a control voltage is applied between the gate electrode 5 and the source electrode 6 of the ET, the drain electrode 7 of the Schottky junction field effect transistor ET and the source electrode 16 of the Schottky junction field effect transistor DT, and the Schottky junction. An output voltage corresponding to the control voltage is obtained between the source electrode 6 of the field effect transistor ET. Therefore, it is possible to obtain a function as an inverter using the Schottky junction field effect transistor ET as a drive transistor and the Schottky junction field effect transistor DT as a load.
このように、第１図に示す従来の半導体装置によれば、
インバータとしての機能を得ることができるが、そのた
めに、半導体基板１に、互いに同じ厚さを有しているが
互にキャリア濃度の異なる、または互いに同じキャリア
濃度を有しているが互に厚さの異なる２つの半導体能動
層３及び13を形成する必要がある。従って、半導体装置
を製造するのに多くの工程を要する、という欠点を有し
ていた。Thus, according to the conventional semiconductor device shown in FIG.
The function as an inverter can be obtained. Therefore, the semiconductor substrate 1 has the same thickness but different carrier concentrations from each other, or the same carrier concentration but different thickness from each other. It is necessary to form two semiconductor active layers 3 and 13 having different heights. Therefore, there is a drawback that many steps are required to manufacture a semiconductor device.
［本発明の開示］ よって、本発明は、上述した欠点を伴うことのない新規
な半導体装置、及びその製法を提案せんとするものであ
る。DISCLOSURE OF THE INVENTION Therefore, the present invention proposes a novel semiconductor device which does not have the above-mentioned drawbacks and a manufacturing method thereof.
本発明による半導体装置は、第１図で上述した従来の半
導体装置と同様に、次の構成を有する。The semiconductor device according to the present invention has the following configuration, similarly to the conventional semiconductor device described above with reference to FIG.
すなわち、基板上に形成された第１の半導体能動層と、
その第１の半導体能動層上に第１のショットキ接合を形
成するように付された第１のゲート電極と、第１の半導
体能動層上に、第１のゲート電極を挟む位置において、
それぞれオーミックに付された第１のソース電極及び第
１のドレイン電極とを有するエンハンスメント型の第１
のショットキ接合型電界効果トランジスタを有する。That is, a first semiconductor active layer formed on the substrate,
A first gate electrode provided to form a first Schottky junction on the first semiconductor active layer, and a position on the first semiconductor active layer sandwiching the first gate electrode,
Enhancement-type first having ohmic first source electrode and first drain electrode respectively
Of the Schottky junction field effect transistor.
また、上述した基板上に形成された第２の半導体能動層
と、その第２の半導体能動層上に第２のショットキ接合
を形成するように付された第２のゲート電極と、第２の
半導体能動層上に、第２のゲート電極を挟む位置におい
て、それぞれオーミックに付された第２のソース電極及
び第２のドレイン電極とを有するデプレッション型の第
２のショットキ接合型電界効果トランジスタを有する。In addition, a second semiconductor active layer formed on the above-mentioned substrate, a second gate electrode provided to form a second Schottky junction on the second semiconductor active layer, and a second A depletion type second Schottky junction field effect transistor having a second source electrode and a second drain electrode, which are ohmicly provided, at a position sandwiching the second gate electrode on the semiconductor active layer. .
しかしながら、本発明による半導体装置は、上述した構
成を有する半導体装置において、次の構成を有する。However, the semiconductor device according to the present invention has the following configuration in the semiconductor device having the above configuration.
すなわち、第１及び第２の半導体能動層が、それらに共
通の半導体能動層の第１及び第２の層部でなる。That is, the first and second semiconductor active layers are the first and second layer portions of the semiconductor active layer common to them.
また、第１のゲート電極が、第１の半導体能動層として
の第１の層部との間で第１のショットキ接合による第１
のショットキ障壁を形成する、モリブデンとシリコンと
窒素を含む第１の材料で形成され、一方第２のゲート電
極が、第２の半導体能動層としての第２の層部との間で
第１のショットキ接合による第１のショットキ障壁に比
し低い第２のショットキ障壁を形成する、上記第１の材
料と同じモリブデンとシリコンと窒素とを含んでいるが
それらが上記第１の材料とは異なる組成比を有する第２
の材料で形成されている。Further, the first gate electrode is formed by the first Schottky junction between the first gate electrode and the first layer portion as the first semiconductor active layer.
Formed of a first material containing molybdenum, silicon and nitrogen, which forms a Schottky barrier of the first gate electrode, while the second gate electrode is formed between the first gate electrode and the second layer portion serving as the second semiconductor active layer. A composition containing the same molybdenum, silicon and nitrogen as the first material but forming a second Schottky barrier lower than the first Schottky barrier by the Schottky junction, but different from the first material. Second with ratio
It is made of material.
以上が、本発明による半導体装置の構成である。The above is the configuration of the semiconductor device according to the present invention.
このような構成を有する本発明による半導体装置によれ
ば、エンハンスメント型のショットキ接合型電界効果ト
ランジスタ用の第１の半導体能動層及びデプレッション
型のショットキ接合型電界効果トランジスタ用の第２の
半導体能動層が、それらに共通の半導体能動層の第１及
び第２の層部でなるので、第１図で上述した従来の半導
体装置のように、２つの半導体能動層を基板上に各別に
形成する必要がない。According to the semiconductor device of the present invention having such a configuration, the first semiconductor active layer for the enhancement type Schottky junction field effect transistor and the second semiconductor active layer for the depletion type Schottky junction field effect transistor. However, since it is composed of the first and second layer portions of the semiconductor active layer common to them, it is necessary to separately form two semiconductor active layers on the substrate as in the conventional semiconductor device described above with reference to FIG. There is no.
また、エンハンスメント型のショットキ接合型電界効果
トランジスタ用の第１のゲート電極と、デプレッション
型のショットキ接合型電界効果トランジスタ用の第２の
ゲート電極とが、互いに同じ元素を含んでいて、たゞ組
成比を互いに異にしているだけの第１及び第２の材料で
なり、しかも、それら第１及び第２の材料が含む互いに
同じ元素が、モリブデンとシリコンと窒素とでなるの
で、本発明による半導体装置の製法で後述するように、
第１及び第２のゲート電極を、同じ窒素ガスを流してい
るモリブデン及びシリコンの蒸着の雰囲気を用いた、た
だ窒素ガスの流量比を変えるだけの堆積法を用いて、容
易に形成することができる。Further, the first gate electrode for the enhancement-type Schottky junction field-effect transistor and the second gate electrode for the depletion-type Schottky junction field-effect transistor contain the same element, The semiconductor according to the present invention is made of the first and second materials having different ratios, and the same elements contained in the first and second materials are molybdenum, silicon and nitrogen. As described later in the manufacturing method of the device,
The first and second gate electrodes can be easily formed by using a deposition method that uses the atmosphere of vapor deposition of molybdenum and silicon in which the same nitrogen gas is flowing and that only changes the flow rate ratio of nitrogen gas. it can.
従って、本発明による半導体装置によれば、半導体装置
を、第１図で上述した従来の半導体装置に比し容易に製
造することができる、という特徴を有する。Therefore, the semiconductor device according to the present invention is characterized in that the semiconductor device can be manufactured more easily than the conventional semiconductor device described above with reference to FIG.
また、本発明による半導体装置の製法は、次に述べる工
程をとって、本発明による半導体装置を製造する。Further, in the method for manufacturing a semiconductor device according to the present invention, the semiconductor device according to the present invention is manufactured by taking the following steps.
すなわち、基板上に半導体能動層を各部一様の厚さに形
成する工程をとる。That is, the step of forming the semiconductor active layer on the substrate to have a uniform thickness in each part is performed.
次に、半導体能動層の第１の層部上に、モリブデン、シ
リコン及び窒素を含む第１の材料でなる第１のゲート電
極を、第１の層部との間で第１のショットキ障壁を形成
する第１のショットキ接合を形成するように、窒素ガス
を流していうモリブデン及びシリコンの蒸着の雰囲気を
用いた堆積法を用いて形成する工程と、第１のゲート電
極を形成して後または前において、半導体能動層の第２
の層部上に、第１の材料と同じモリブデン、シリコン及
び窒素を含んでいるが第１の材料とは異なる組成比を有
しているモリブデン、シリコン及び窒素を含む第２の材
料でなる第２のゲート電極を、第２の層部との間で第１
のショットキ障壁に比し低い第２のショットキ障壁を形
成する第２のショットキ接合を形成するように、第１の
ゲート電極を形成する工程における場合と同じ窒素ガス
を流しているモリブデン及びシリコンの蒸着の雰囲気
（ただし、窒素ガスの流量比を、第１のゲート電極を形
成する工程における場合に比し小にした）を用いた堆積
法を用いて形成する工程をとる。Next, a first gate electrode made of a first material containing molybdenum, silicon and nitrogen is provided on the first layer portion of the semiconductor active layer, and a first Schottky barrier is formed between the first gate electrode and the first layer portion. Forming a first Schottky junction to be formed using a deposition method using an atmosphere of vapor deposition of molybdenum and silicon by flowing a nitrogen gas, and after or before forming the first gate electrode At the second of the semiconductor active layer
A second material containing molybdenum, silicon and nitrogen, which has the same molybdenum, silicon and nitrogen as the first material but a different composition ratio from the first material, on the layer part of The second gate electrode between the first gate electrode and the second gate electrode
Vapor deposition of molybdenum and silicon flowing the same nitrogen gas as in the step of forming the first gate electrode so as to form a second Schottky junction that forms a second Schottky barrier that is lower than the second Schottky barrier. Of the nitrogen gas (however, the flow rate ratio of the nitrogen gas is smaller than that in the step of forming the first gate electrode) is used to form the film.
また、第１及び第２のゲート電極の何れか一方または双
方を形成して後または前において、半導体能動層の第１
の層部上に第１のゲート電極を挟む位置において、第１
のソース電極及び第１のドレイン電極を、第１の層部と
の間でオーム接触するように、形成するとともに、半導
体能動層の第２の層部上に第２のゲート電極を挟む位置
において、第２のソース電極及び第２のドレイン電極
を、第２の層部との間でオーム接触するように、形成す
る工程をとる。In addition, after or before forming either or both of the first and second gate electrodes, the first of the semiconductor active layer is formed.
At a position sandwiching the first gate electrode on the layer portion of
The source electrode and the first drain electrode are formed so as to be in ohmic contact with the first layer portion, and at a position where the second gate electrode is sandwiched on the second layer portion of the semiconductor active layer. , The second source electrode and the second drain electrode are formed so as to make ohmic contact with the second layer portion.
以上が、本発明による半導体装置の製法である。The above is the method of manufacturing the semiconductor device according to the present invention.
このような本発明による半導体装置の製法によれば、基
板上に半導体能動層を形成する工程と、半導体能動層の
第１の層部上に第１のゲート電極を形成する工程と、半
導体能動層の第２の層部上に第２のゲート電極を形成す
る工程と、半導体能動層の第１、及び第２の層部上にそ
れぞれ第１のソース電極及び第１のドレイン電極、及び
第２のソース電極及び第２のドレイン電極を形成する工
程とを含む極めて簡易な工程をとり、そして、第１及び
第２のゲート電極を形成する工程が、第１及び第２のゲ
ート電極を、互いに同じモリブデンとシリコンと窒素と
を含んでいるがそれらが互いに異なる組成比を有する第
１及び第２の材料で形成するというものであり、しか
も、それらの工程が、ともに同じ窒素ガスを流してモリ
ブデン及びシリコンの蒸着の雰囲気を用いた堆積法を用
いた工程であり、そして、この場合、窒素ガスの流量比
を変えさえすればよいので、本願第１番目の発明による
半導体装置を、再現性よく、簡易、容易に、製造するこ
とができる、という特徴を有する。According to the method for manufacturing a semiconductor device of the present invention, the step of forming the semiconductor active layer on the substrate, the step of forming the first gate electrode on the first layer portion of the semiconductor active layer, and the step of forming the semiconductor active layer are performed. Forming a second gate electrode on the second layer portion of the layer, and forming a first source electrode and a first drain electrode on the first and second layer portions of the semiconductor active layer, respectively. A very simple process including the step of forming the second source electrode and the second drain electrode, and the step of forming the first and second gate electrodes comprises forming the first and second gate electrodes, The first and second materials contain the same molybdenum, silicon and nitrogen as each other but have different composition ratios from each other. Molybdenum and silicon This is a process using a deposition method using an atmosphere of vapor deposition, and in this case, it suffices to change the flow rate ratio of nitrogen gas. It has a feature that it can be easily manufactured.
［本発明による半導体装置の好適な実施例］ まず、本発明による半導体装置の実施例を、第２図を伴
なって述べよう。[Preferable Embodiment of Semiconductor Device According to the Present Invention] First, an embodiment of the semiconductor device according to the present invention will be described with reference to FIG.
第２図において、第１図との対応部分には同一符号を付
し詳細説明を省略する。2, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.
第２図に示す本発明による半導体装置の実施例は、次の
事項を除いて、第１図に示す従来の半導体装置と同様の
構成を有する。The embodiment of the semiconductor device according to the present invention shown in FIG. 2 has the same configuration as the conventional semiconductor device shown in FIG. 1 except for the following matters.
すなわち、半導体能動層３及び13が、半導体基板１内
に、その主面２側から、第１図で上述した従来の半導体
装置の半導体能動層３及び13を形成する場合と同様に、
不純物イオンによって形成された、半導体能動層３及び
13に共通の半導体能動層23の層部24及び25でなる。That is, as in the case where the semiconductor active layers 3 and 13 are formed in the semiconductor substrate 1 from the main surface 2 side thereof, the semiconductor active layers 3 and 13 of the conventional semiconductor device described above with reference to FIG.
A semiconductor active layer 3 formed by impurity ions and
It is composed of the layer portions 24 and 25 of the semiconductor active layer 23 which is common to 13 and 13.
また、エンハンスメント型のショットキ接合型電界効果
トランジスタETのゲート電極５が、半導体能動層３とし
ての層部24との間で、ショットキ接合４によるショット
キ障壁を形成するモリドデンとシリコンと窒素とを含む
材料で、ショットキ接合４によるショットキ障壁が0.9
〜1.0Vの高さを有するものとして、形成されている。In addition, the gate electrode 5 of the enhancement type Schottky junction field effect transistor ET forms a Schottky barrier by the Schottky junction 4 between the gate electrode 5 and the layer portion 24 serving as the semiconductor active layer 3, and a material containing silicon and nitrogen. And the Schottky barrier due to the Schottky junction 4 is 0.9.
It is formed as having a height of ~ 1.0V.
また、デプレッション型のショットキ接合型電界効果ト
ランジスタETのゲート電極15が、半導体能動層13として
の層部25との間で、ショットキ接合14による、上述した
ショットキ接合４によるショットキ障壁に比し低いショ
ットキ障壁を形成する材料で形成されている。この場
合、ゲート電極15の材料は、ゲート電極５の材料と同じ
ように、モリブデンとシリコンと窒素とを含んでいる
が、窒素がゲート電極５の場合に比し少量しか含んでい
ないという、ゲート電極５の材料とは異なる組成比を有
し、そして、ショットキ接合14によるショットキ障壁が
0.45〜0.55Vの高さを有するものとして、形成されてい
る。In addition, the gate electrode 15 of the depletion type Schottky junction field effect transistor ET and the layer portion 25 serving as the semiconductor active layer 13 have a Schottky barrier lower than the Schottky barrier by the Schottky junction 4 described above. It is made of a material that forms a barrier. In this case, the material of the gate electrode 15 contains molybdenum, silicon and nitrogen like the material of the gate electrode 5, but nitrogen is contained in a small amount as compared with the case of the gate electrode 5. It has a different composition ratio from the material of the electrode 5, and the Schottky barrier due to the Schottky junction 14
It is formed as having a height of 0.45 to 0.55V.
さらに、エンハンスメント型のショットキ接合型電界効
果トランジスタETのソース電極６及びドレイン電極７
が、半導体能動層３としての半導体能動層23の層部24に
オーミックに付され、また、デプレッション型のショッ
トキ接合型電界効果トランジスタETのソース電極16及び
ドレイン電極17が、半導体能動層13としての半導体能動
層23の層部25にオーミックに付されている。Further, the source electrode 6 and the drain electrode 7 of the enhancement type Schottky junction type field effect transistor ET.
Is ohmic-applied to the layer portion 24 of the semiconductor active layer 23 as the semiconductor active layer 3, and the source electrode 16 and the drain electrode 17 of the depletion type Schottky junction field effect transistor ET serve as the semiconductor active layer 13. The layer portion 25 of the semiconductor active layer 23 is ohmic.
以上が、本発明による半導体装置の実施例の構成であ
る。The above is the configuration of the embodiment of the semiconductor device according to the present invention.
このような構成を有する本発明による半導体装置によれ
ば、それが、上述した事項を除いて、第１図で上述した
従来の半導体装置と同様の構成を有するので、詳細説明
は省略するが、第１図で上述したと同様にインバータと
して機能を得ることができる。According to the semiconductor device of the present invention having such a configuration, since it has the same configuration as the conventional semiconductor device described above with reference to FIG. 1 except for the matters described above, detailed description thereof will be omitted. The function as an inverter can be obtained as described above with reference to FIG.
しかしながら、第２図に示す本発明による半導体装置に
よれば、エンハンスメント型のショットキ接合型電界効
果トランジスタETの半導体能動層３と、デプレッション
型のショットキ接合型電界効果トランジスタDTの半導体
能動層13とが、それらに共通の半導体能動層23の層部24
及び25でなるので、半導体能動層３及び13を容易に形成
することができる。However, according to the semiconductor device of the present invention shown in FIG. 2, the semiconductor active layer 3 of the enhancement type Schottky junction field effect transistor ET and the semiconductor active layer 13 of the depletion type Schottky junction field effect transistor DT are provided. , The layer part 24 of the semiconductor active layer 23 common to them
And 25, the semiconductor active layers 3 and 13 can be easily formed.
また、エンハンスメント型のショットキ接合型電界効果
トランジスタETのゲート電極５とデプレッション型のシ
ョットキ接合型電界効果トランジスタETのゲート電極15
とが、ともにモリブデンとシリコンと窒素とを含んでい
て、たゞ、窒素を多く含んでいるか少量しか含んでいな
いかで組成比を異にしているだけであるので、本発明に
よる半導体装置の製法の実施例で後述するように、それ
らゲート電極５及び15を、同じ窒素ガスを流しているモ
リブデン及びシリコンの蒸着の雰囲気を用いた、ただ窒
素ガスの流量比を変えただけの堆積法を用いて、容易に
形成することができる。Further, the gate electrode 5 of the enhancement type Schottky junction field effect transistor ET and the gate electrode 15 of the depletion type Schottky junction field effect transistor ET.
Both contain molybdenum, silicon, and nitrogen, and only differ in composition ratio depending on whether they contain a large amount or a small amount of nitrogen. Therefore, the method for manufacturing a semiconductor device according to the present invention As will be described later in the embodiment of the present invention, the gate electrodes 5 and 15 are formed by using a deposition method in which an atmosphere for vapor deposition of molybdenum and silicon in which the same nitrogen gas is flowed is used and only the flow rate ratio of nitrogen gas is changed. And can be easily formed.
従って、第２図に示す本発明による半導体装置によれ
ば、半導体装置を第１図で上述した従来の半導体装置の
場合に比し、容易に製造することができる、という特徴
を有する。Therefore, the semiconductor device according to the present invention shown in FIG. 2 is characterized in that the semiconductor device can be manufactured more easily than in the case of the conventional semiconductor device described above with reference to FIG.
［本発明による半導体装置の製法の好適な実施例］ 次に、第３図Ａ〜Ｅを伴なって、第２図に示す本発明に
よる半導体装置を製造するのに適用した、本発明による
半導体装置の製法の実施例を述べよう。[Preferred Example of Method for Manufacturing Semiconductor Device According to the Present Invention] Next, the semiconductor according to the present invention applied to manufacture the semiconductor device according to the present invention shown in FIG. 2 together with FIGS. An example of the manufacturing method of the device will be described.
第３図Ａ〜Ｄにおいて、第２図との対応部分には同一符
号を付して詳細説明を省略する。3A to 3D, parts corresponding to those in FIG. 2 are designated by the same reference numerals, and detailed description thereof will be omitted.
第３図Ａ〜Ｄに示す本発明による半導体装置の製法は、
次に述べる順次の工程をとって、第２図に示す本発明に
よる半導体装置を製造する。The manufacturing method of the semiconductor device according to the present invention shown in FIGS.
The semiconductor device according to the present invention shown in FIG. 2 is manufactured through the following sequential steps.
すなわち、半導体基板１を予め用意する（第３図Ａ）。That is, the semiconductor substrate 1 is prepared in advance (FIG. 3A).
次に、半導体基板１内に、半導体能動層23を、主面２側
から、不純物イオンの打込処理によって各部一様の厚さ
に形成する（第３図Ｂ）。Next, the semiconductor active layer 23 is formed in the semiconductor substrate 1 from the main surface 2 side to have a uniform thickness in each part by an impurity ion implantation process (FIG. 3B).
次に、半導体能動層23の層部24上に、ソース電極６及び
ドレイン電極７を、それ自体は公知の方法によって、層
部24との間でオーム接触するように形成するとともに、
半導体能動層23の層部25上にソース電極16及びドレイン
電極17を、ソース電極６及びドレイン電極７を形成する
と同時に、同様に、層部25との間でオーム接触するよう
に形成する（第３図Ｃ）。Next, the source electrode 6 and the drain electrode 7 are formed on the layer portion 24 of the semiconductor active layer 23 by a method known per se so as to make ohmic contact with the layer portion 24, and
The source electrode 16 and the drain electrode 17 are formed on the layer portion 25 of the semiconductor active layer 23 at the same time as the source electrode 6 and the drain electrode 7 are formed so as to make ohmic contact with the layer portion 25 (first). (Fig. 3 C).
次に、半導体能動層23の層部24上に、モリブデン、シリ
コン及び窒素を含む材料でなるゲート電極５を、層部24
との間でショットキ接合４を形成するように、窒素ガス
を流しているモリブデン及びシリコンの蒸着の雰囲気中
に、基板１を配した堆積法を用いて形成する（第３図
Ｄ）。Next, the gate electrode 5 made of a material containing molybdenum, silicon and nitrogen is provided on the layer portion 24 of the semiconductor active layer 23.
So that a Schottky junction 4 is formed between the substrate 1 and the substrate 2 by using the deposition method in which the substrate 1 is placed in the atmosphere of vapor deposition of molybdenum and silicon in which nitrogen gas is flown (FIG. 3D).
次に、半導体能動層23の層部25上に、モリブデン、シリ
コン及び窒素を含むがそれらがゲート電極５とは異なる
組成比を有する材料のゲート電極15を、層部24との間で
ショットキ接合24を形成するように形成する（第３図
Ｅ）。この場合、ゲート電極15は、ゲート電極５を形成
すると同様の雰囲気中に、基板１を配した堆積法を用
い、そして、ショットキ障壁が第４図に示すように、窒
素ガスの流量比（％）に応じた高さをとることから、窒
素ガスの流量比をゲート電極５を形成する場合に比し小
にする、という工程をとって形成する。Next, on the layer portion 25 of the semiconductor active layer 23, a gate electrode 15 of a material containing molybdenum, silicon and nitrogen, but having a composition ratio different from that of the gate electrode 5, is formed between the layer portion 24 and the Schottky junction. 24 to form 24 (FIG. 3E). In this case, the gate electrode 15 uses the deposition method in which the substrate 1 is placed in the same atmosphere as that for forming the gate electrode 5, and the Schottky barrier has a nitrogen gas flow rate ratio (%) as shown in FIG. ), The flow rate ratio of the nitrogen gas is made smaller than that when the gate electrode 5 is formed.
以上のようにして、第２図に示す本発明による半導体装
置を製造する。As described above, the semiconductor device according to the present invention shown in FIG. 2 is manufactured.
以上が、本発明による半導体装置の製法の実施例であ
る。The above is the embodiment of the method for manufacturing a semiconductor device according to the present invention.
このような本発明による半導体装置の製法によれば、半
導体基板１内に１つの半導体能動層23しか形成する必要
がなく、また、互いに異なるショットキ障壁の高さを有
するショットキ接合４及び14を形成するゲート電極５及
びゲート電極15を、ともに同じ窒素ガスを流しているモ
リブデン及びシリコンの蒸着の雰囲気中に、半導体基板
１を配し、そして、窒素ガスの流量比を変える堆積法を
用いて形成する、という工程をとって形成するので、ゲ
ート電極５及び15を容易に形成することができ、よっ
て、簡単な工程で、容易に、目的とする半導体装置を製
造することができる。According to the method of manufacturing a semiconductor device according to the present invention, only one semiconductor active layer 23 needs to be formed in the semiconductor substrate 1, and the Schottky junctions 4 and 14 having different Schottky barrier heights are formed. The gate electrode 5 and the gate electrode 15 are formed by arranging the semiconductor substrate 1 in the atmosphere of vapor deposition of molybdenum and silicon in which the same nitrogen gas is passed, and using a deposition method in which the flow rate ratio of the nitrogen gas is changed. Since the gate electrode 5 and the gate electrode 15 can be easily formed, the target semiconductor device can be easily manufactured by a simple process.
なお、上述においては、本発明による半導体装置、及び
その製法のそれぞれにつき、１つの実施例を示したに留
まり、本発明の精神を脱することなしに種々の変型、変
更をなし得るであろう。In the above description, only one embodiment is shown for each of the semiconductor device and the manufacturing method thereof according to the present invention, and various modifications and changes can be made without departing from the spirit of the present invention. .
第１図は、従来の半導体装置を示す略線的断面図であ
る。 第２図は、本発明による半導体装置の実施例を示す略線
的断面図である。 第３図Ａ〜Ｅは、第１図に示す本発明による半導体装置
の製造する、本発明による半導体装置の製法の実施例を
示す、順次の工程における略線的断面図である。 第４図は、第２図Ａ〜Ｅに示す本発明による半導体装置
の製法の説明に供する、窒素ガスの流量比（％）に対す
るショットキ障壁の高さとの関係を示す図である。 １……半導体基板 ２……半導体基板の主面 ET……エンハンスメント型のショットキ接合型電界効果
トランジスタ ３……ショットキ接合型電界効果トランジスタETの半導
体能動層 ４……ショットキ接合型電界効果トランジスタETのショ
ットキ接合 ５……ショットキ接合型電界効果トランジスタETのゲー
ト電極 ６……ショットキ接合型電界効果トランジスタETのソー
ス電極 ７……ショットキ接合型電界効果トランジスタETのドレ
イン電極 ９……ショットキ接合型電界効果トランジスタETにおけ
る空乏層 DT……デプレッション型のショットキ接合型電界効果ト
ランジスタ 13……ショットキ接合型電界効果トランジスタDTの半導
体能動層 14……ショットキ接合型電界効果トランジスタDTのショ
ットキ接合 15……ショットキ接合型電界効果トランジスタDTのゲー
ト電極 16……ショットキ接合型電界効果トランジスタDTのソー
ス電極 17……ショットキ接合型電界効果トランジスタのドレイ
ン電極 18……電極 19……ショットキ接合型電界効果トランジスタDTにおけ
る空乏層FIG. 1 is a schematic cross-sectional view showing a conventional semiconductor device. FIG. 2 is a schematic sectional view showing an embodiment of the semiconductor device according to the present invention. 3A to 3E are schematic cross-sectional views in sequential steps showing an embodiment of a method for manufacturing a semiconductor device according to the present invention for manufacturing the semiconductor device according to the present invention shown in FIG. FIG. 4 is a diagram showing the relationship between the flow rate ratio (%) of nitrogen gas and the height of the Schottky barrier, which is used to explain the method for manufacturing the semiconductor device according to the present invention shown in FIGS. 1 …… Semiconductor substrate 2 …… Semiconductor substrate main surface ET …… Enhancement type Schottky junction field effect transistor 3 …… Semiconductor active layer of Schottky junction field effect transistor ET 4 …… Schottky junction field effect transistor ET Schottky junction 5 …… Gate electrode of Schottky junction field effect transistor ET 6 …… Source electrode of Schottky junction field effect transistor ET 7 …… Drain electrode of Schottky junction field effect transistor ET 9 …… Schottky junction field effect transistor Depletion layer in ET DT ...... Depletion type Schottky junction field effect transistor 13 ...... Semiconductor active layer of Schottky junction field effect transistor DT 14 ...... Schottky junction field effect transistor DT Schottky junction 15 ...... Schottky junction field Effect transistor DT Gate electrode 16 …… Source electrode of Schottky junction field effect transistor DT 17 …… Drain electrode of Schottky junction field effect transistor 18 …… Electrode 19 …… Depletion layer in Schottky junction field effect transistor DT
フロントページの続き (72)発明者 縄田 喜代志 神奈川県厚木市小野1839番地 日本電信電 話公社厚木電気通信研究所内 (56)参考文献 特開 昭58−206169（ＪＰ，Ａ) 特開 昭54−4577（ＪＰ，Ａ) 特開 昭51−111084（ＪＰ，Ａ)Continuation of the front page (72) Inventor Kiyoshi Nawada 1839 Ono, Atsugi, Kanagawa Pref. Atsugi Telecommunications Research Laboratories, Nippon Telegraph and Telephone Corporation (56) References JP-A-58-206169 (JP, A) JP-A-54-4577 (JP, A) JP-A-51-111084 (JP, A)
Claims (2)
と、その第１の半導体能動層上に第１のショットキ接合
を形成するように付された第１のゲート電極と、上記第
１の半導体能動層上に、上記第１のゲート電極を挟む位
置において、それぞれオーミックに付された第１のソー
ス電極及び第１のドレイン電極とを有するエンハンスメ
ント型の第１のショットキ接合型電界効果トランジスタ
と、 上記基板上に形成された第２の半導体能動層と、その第
２の半導体能動層上に第２のショットキ接合を形成する
ように付された第２のゲート電極と、上記第２の半導体
能動層上に、上記第２のゲート電極を挟む位置におい
て、それぞれオーミックに付された第２のソース電極及
び第２のドレイン電極とを有するデプレッション型の第
２のショットキ接合型電界効果トランジスタとを有する
半導体装置において、 上記第１及び第２の半導体能動層が、それらに共通の半
導体能動層の第１及び第２の層部でなり、 上記第１のゲート電極が、上記第１の半導体能動層とし
ての上記第１の層部との間で上記第１のショットキ接合
による第１のショットキ障壁を形成する、モリブデンと
シリコンと窒素を含む第１の材料で形成され、 上記第２のゲート電極が、上記第２の半導体能動層とし
ての上記第２の層部との間で上記第２のショットキ接合
による上記第１のショットキ障壁に比し低い第２のショ
ットキ障壁を形成する、上記第１の材料と同じモリブデ
ンとシリコンと窒素とを含んでいるがそれらが上記第１
の材料の場合とは窒素を上記第１の材料の場合に比し少
量しか含んでいないという態様で異なる組成比を有する
第２の材料で形成されていることを特徴とする半導体装
置。1. A first semiconductor active layer formed on a substrate, a first gate electrode provided so as to form a first Schottky junction on the first semiconductor active layer, and the first semiconductor active layer. Enhancement-type first Schottky junction field effect having ohmic first source and drain electrodes on a first semiconductor active layer sandwiching the first gate electrode. A transistor, a second semiconductor active layer formed on the substrate, a second gate electrode provided so as to form a second Schottky junction on the second semiconductor active layer, and the second semiconductor active layer. Second depletion-type Schottky contact having ohmic second source and second drain electrodes on the semiconductor active layer sandwiching the second gate electrode. In a semiconductor device having a combined field effect transistor, the first and second semiconductor active layers are first and second layer portions of a semiconductor active layer common to them, and the first gate electrode is Formed of a first material containing molybdenum, silicon, and nitrogen, which forms a first Schottky barrier by the first Schottky junction with the first layer portion as the first semiconductor active layer. A second Schottky barrier, in which the second gate electrode is lower than the first Schottky barrier due to the second Schottky junction between the second gate electrode and the second layer portion as the second semiconductor active layer. Containing the same molybdenum, silicon and nitrogen as the first material, which form
The semiconductor device is characterized in that it is formed of a second material having a composition ratio different from that of the above material in the aspect that it contains a small amount of nitrogen as compared with the case of the above first material.
に形成する工程と、 上記半導体能動層の第１の層部上に、モリブデン、シリ
コン及び窒素を含む第１の材料でなる第１のゲート電極
を、上記第１の層部との間で第１のショットキ障壁を形
成する第１のショットキ接合を形成するように、窒素ガ
スを流しているモリブデン及びシリコンの蒸着の雰囲気
を用いた堆積法で形成する工程と、 上記第１のゲート電極を形成して後または前において、
上記半導体能動層の第２の層部上に、上記第１の材料と
同じモリブデン、シリコン及び窒素を含んでいるが上記
第１の材料とは異なる組成比を有しているモリブデン、
シリコン及び窒素を含む第２の材料でなる第２のゲート
電極を、上記第２の層部との間で上記第１のショットキ
障壁に比し低い第２のショットキ障壁を形成する第２の
ショットキ接合を形成するように、上記第１のゲート電
極を形成する工程における場合と同じ窒素ガスを流して
いるモリブデン及びシリコンの蒸着の雰囲気ではある
が、窒素ガスの流量比が上記第１のゲート電極を形成す
る工程における場合に比し小である窒素ガスを流してい
るモリブデン及びシリコンの蒸着の雰囲気を用いた堆積
法で形成する工程と、 上記第１及び第２のゲート電極の何れか一方または双方
を形成して後または前において、上記半導体能動層の第
１の層部上に、上記第１のゲート電極を挟む位置におい
て、第１のソース電極及び第１のドレイン電極を、上記
第１の層部との間でオーム接触するように、形成すると
ともに、上記半導体能動層の第２の層部上に、上記第２
のゲート電極を挟む位置において、第２のソース電極及
び第２のドレイン電極を、上記第２の層部との間でオー
ム接触するように、形成する工程とを有することを特徴
とする半導体装置の製法。2. A step of forming a semiconductor active layer on a substrate to a uniform thickness in each part, and a first material containing molybdenum, silicon and nitrogen on the first layer part of the semiconductor active layer. The atmosphere of vapor deposition of molybdenum and silicon in which nitrogen gas is flowed so that a first Schottky junction forming a first Schottky barrier is formed between the first gate electrode and the first layer portion. And a step of forming the first gate electrode by a deposition method using
Molybdenum, which contains the same molybdenum, silicon and nitrogen as the first material but has a different composition ratio from the first material, on the second layer portion of the semiconductor active layer;
A second Schottky which forms a second Schottky barrier lower than the first Schottky barrier between the second gate electrode made of a second material containing silicon and nitrogen and the second layer portion. In the same atmosphere as in the step of forming the first gate electrode so as to form the junction, the atmosphere of vapor deposition of molybdenum and silicon is the same as that in the step of forming the first gate electrode, but the flow rate ratio of the nitrogen gas is the first gate electrode. A step of forming by a deposition method using an atmosphere of vapor deposition of molybdenum and silicon in which a nitrogen gas is made to flow, which is smaller than that in the step of forming a film, and one of the first and second gate electrodes, or After or before forming both of them, a first source electrode and a first drain electrode are formed on the first layer portion of the semiconductor active layer at a position sandwiching the first gate electrode. The second active layer is formed so as to make ohmic contact with the first layer section, and the second layer section is formed on the second layer section of the semiconductor active layer.
Forming a second source electrode and a second drain electrode so as to make ohmic contact with the second layer portion at positions sandwiching the gate electrode of the semiconductor device. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107724A JPH0714034B2 (en) | 1984-05-28 | 1984-05-28 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107724A JPH0714034B2 (en) | 1984-05-28 | 1984-05-28 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60251672A JPS60251672A (en) | 1985-12-12 |
| JPH0714034B2 true JPH0714034B2 (en) | 1995-02-15 |
Family
ID=14466337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59107724A Expired - Lifetime JPH0714034B2 (en) | 1984-05-28 | 1984-05-28 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714034B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2096724C (en) * | 1990-11-23 | 1999-01-05 | Ian Palmer | Application of fuel cells to power generation systems |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51111084A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Semiconductor device manufucturing proceso |
| JPS544577A (en) * | 1977-06-13 | 1979-01-13 | Fujitsu Ltd | Semiconductor integrated circuit |
| JPS58206169A (en) * | 1982-05-26 | 1983-12-01 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and manufacture thereof |
-
1984
- 1984-05-28 JP JP59107724A patent/JPH0714034B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60251672A (en) | 1985-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0541520A (en) | Semiconductor device | |
| US3821776A (en) | Diffusion self aligned mosfet with pinch off isolation | |
| JPS6119164A (en) | Supplementary integrated circuit and method of producing same | |
| JPS6285469A (en) | Method of increase height of barrier and schottky barrier | |
| US4801987A (en) | Junction type field effect transistor with metallized oxide film | |
| JPH0714034B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6359272B2 (en) | ||
| JPS61274366A (en) | High dielectric strength semiconductor device | |
| JPS606104B2 (en) | MIS semiconductor device | |
| JPS5933985B2 (en) | semiconductor equipment | |
| JPS62104068A (en) | Semiconductor integrated circuit device | |
| JPH01257372A (en) | Insulated gate field effect transistor | |
| JPS6338266A (en) | Constant-voltage diode | |
| JPS6395658A (en) | Semiconductor device | |
| JPH0745973Y2 (en) | Hall element device | |
| JPS61113269A (en) | Semiconductor device | |
| JPS6210031B2 (en) | ||
| JPH03120830A (en) | Semiconductor device | |
| JPS5972723A (en) | Formation of ohmic electrode of iii-v group compound semiconductor | |
| JPH0785479B2 (en) | Field effect transistor | |
| JPS61174674A (en) | Field-effect transistor | |
| JPH04206780A (en) | Semiconductor device | |
| JPS6014512B2 (en) | Insulated gate field effect transistor | |
| JPH03209724A (en) | Semiconductor device | |
| JPS62193180A (en) | Compound semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |