JPS60247951A - プラスチツク・パツケ−ジ半導体装置 - Google Patents
プラスチツク・パツケ−ジ半導体装置Info
- Publication number
- JPS60247951A JPS60247951A JP59103819A JP10381984A JPS60247951A JP S60247951 A JPS60247951 A JP S60247951A JP 59103819 A JP59103819 A JP 59103819A JP 10381984 A JP10381984 A JP 10381984A JP S60247951 A JPS60247951 A JP S60247951A
- Authority
- JP
- Japan
- Prior art keywords
- plastic
- semiconductor device
- antistatic agent
- plastic package
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、プラスチック・パッケージ半導体装置におけ
るプラスチック・パッケージの摩擦帯電防止のためのプ
ラスチック・パッケージ表面構造及び材料構成に関する
。
るプラスチック・パッケージの摩擦帯電防止のためのプ
ラスチック・パッケージ表面構造及び材料構成に関する
。
従来、プラスチック・パッケージ半導体装置は、プラス
チックとしてエポキシ樹脂に石英製バインダーを入れた
材料等が用いられ、プラスチック・パッケージ表面が捺
印あるいは検電時にトレー治具等と摩擦し、静電気を発
生し、そのため、該静電気の放電時半導体装置とりわけ
MO8型I、S工のゲート絶縁膜破壊等の静電破壊を起
す欠点があった。
チックとしてエポキシ樹脂に石英製バインダーを入れた
材料等が用いられ、プラスチック・パッケージ表面が捺
印あるいは検電時にトレー治具等と摩擦し、静電気を発
生し、そのため、該静電気の放電時半導体装置とりわけ
MO8型I、S工のゲート絶縁膜破壊等の静電破壊を起
す欠点があった。
本発明は、かかる従来技術の欠点をなくシ、摩擦帯電の
ないプラスチック・パッケージ半導体装置を提供するこ
とを目的とする。
ないプラスチック・パッケージ半導体装置を提供するこ
とを目的とする。
上記目的を達成するための本発明の基本的な構成は、プ
ラスチツタ・パッケージ半導体装置に於て1 (1) プラスチック・パッケージ表面には少くとも部
分的に導電性膜が形成されて成る事を特徴とする事、及
び、 (2) プラスチック・パッケージ表面にはベンゼン・
スルホン酸等の絶縁性帯電防止剤が塗布されて成る事を
特徴とする事、及び、 (3) プラスチック・パッケージのプラスチックには
ベンゼン・スルホン酸等の帯電防止剤が混入されて成る
事、 等である。
ラスチツタ・パッケージ半導体装置に於て1 (1) プラスチック・パッケージ表面には少くとも部
分的に導電性膜が形成されて成る事を特徴とする事、及
び、 (2) プラスチック・パッケージ表面にはベンゼン・
スルホン酸等の絶縁性帯電防止剤が塗布されて成る事を
特徴とする事、及び、 (3) プラスチック・パッケージのプラスチックには
ベンゼン・スルホン酸等の帯電防止剤が混入されて成る
事、 等である。
以下、実施例により本発明を詳述する。
第1図は、本発明の一実施例を示すプラスチック・パン
ケージ半導体装置の断面口である。すなわち、半導体チ
ップ1はフレーム2にワイヤー3等により組立てられ、
その周辺をエポキシ樹脂等プラスチック4によって封止
され、該プラスチック4の表面及び裏面あるいはそのい
ずれかの一面にAt膜あるいは導電性帯電防止剤膜5等
が形成されて成る。
ケージ半導体装置の断面口である。すなわち、半導体チ
ップ1はフレーム2にワイヤー3等により組立てられ、
その周辺をエポキシ樹脂等プラスチック4によって封止
され、該プラスチック4の表面及び裏面あるいはそのい
ずれかの一面にAt膜あるいは導電性帯電防止剤膜5等
が形成されて成る。
本発明の他の実施例としてプラスチック・ノ%yケージ
表面に絶縁性帯電防止剤を塗布する事や、プラスチック
に絶縁性帯電防止剤を混入させる方法等がある。
表面に絶縁性帯電防止剤を塗布する事や、プラスチック
に絶縁性帯電防止剤を混入させる方法等がある。
本発明の如く、少くとも摩擦面に帯電防止処理、加工を
施すことにより、プラスチック・パッケージの帯電が防
止され、プラスチック・パッケージ半導体装置の静電破
壊が防止出来る効果がある
施すことにより、プラスチック・パッケージの帯電が防
止され、プラスチック・パッケージ半導体装置の静電破
壊が防止出来る効果がある
第1図は本発明の一実施例を示すプラスチック・パッケ
ージ半導体装置の断面口である。 1・・・・・・半導体装置チップ 2・・・・・・フレーム 5・・・・・・リー ド線 4・・・・・・プラスチック 5・・・・・・導電性膜 第1
ージ半導体装置の断面口である。 1・・・・・・半導体装置チップ 2・・・・・・フレーム 5・・・・・・リー ド線 4・・・・・・プラスチック 5・・・・・・導電性膜 第1
Claims (1)
- 【特許請求の範囲】 (1) プラスチック・パッケージ表面には少くとも部
分的に導電性膜が形成されて成る事を特徴とするプラス
チック・パッケージ半導体装置。 (2) プラスチック・パッケージ表面にはベンゼン・
スルホン酸等の絶縁性帯電防止剤が塗布されて成る事を
特徴とするプラスチック・バクケージ半導体装置。 (8) プラスチック・パッケージのプラスチックには
ベンゼン・スルホン膜等の絶縁性帯電防止剤が混入され
て成る事を特徴とするプラスチック・パッケージ半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59103819A JPS60247951A (ja) | 1984-05-23 | 1984-05-23 | プラスチツク・パツケ−ジ半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59103819A JPS60247951A (ja) | 1984-05-23 | 1984-05-23 | プラスチツク・パツケ−ジ半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60247951A true JPS60247951A (ja) | 1985-12-07 |
Family
ID=14364015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59103819A Pending JPS60247951A (ja) | 1984-05-23 | 1984-05-23 | プラスチツク・パツケ−ジ半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60247951A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127135U (ja) * | 1987-02-10 | 1988-08-19 | ||
JPH0325960A (ja) * | 1989-06-23 | 1991-02-04 | Nec Kyushu Ltd | 半導体装置 |
-
1984
- 1984-05-23 JP JP59103819A patent/JPS60247951A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127135U (ja) * | 1987-02-10 | 1988-08-19 | ||
JPH0325960A (ja) * | 1989-06-23 | 1991-02-04 | Nec Kyushu Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS56137658A (en) | Semiconductor device | |
FR2555593B1 (fr) | Matiere de charge pour resine d'encapsulation d'element electronique et composition de resine d'encapsulation d'element electronique la contenant | |
BR8005034A (pt) | Processo para aplicar um revestimento anti-refletivo sobre solicio e pastilha de silicio revestido | |
DE3582535D1 (de) | Halbleiteranordnung vom harzverkapselungstyp wobei epoxyharzzusammensetzung benutzt wird. | |
DE69231373T2 (de) | Siliconharzzusammensetzung für die elektrophotographische Trägerteilchenbeschichtung | |
JPS60247951A (ja) | プラスチツク・パツケ−ジ半導体装置 | |
ES8200785A1 (es) | Metodo para procurar un aislamiento resistente a corona paraun conductor electrico | |
JPS61148852A (ja) | 半導体装置 | |
JPH0353550A (ja) | Icパッケージ | |
JPS6435561A (en) | Carrier for two-component developer for dry processing | |
JPS6469039A (en) | Resin-sealed semiconductor device | |
Neighbour et al. | Factors governing aluminium interconnection corrosion in plastic encapsulated microelectronic devices | |
JPS54124673A (en) | Mos field effect-type semiconductor device package | |
JPS62193Y2 (ja) | ||
JPH10278966A (ja) | 電子部品搬送体用カバ−テ−プ | |
JPS6126337Y2 (ja) | ||
JPS62296541A (ja) | 樹脂封止型半導体装置 | |
JPS57114263A (en) | Semiconductor device | |
JPS63209656A (ja) | 抗菌性粉末ゼオライトの固定方法 | |
JPS6390845A (ja) | 半導体装置 | |
JPS6346133Y2 (ja) | ||
JPS54113244A (en) | Linking band body for electronic parts | |
JPH0135430Y2 (ja) | ||
JPS57198609A (en) | Coil insulator and manufacture thereof | |
JPH01313572A (ja) | 帯電防止性被覆樹脂体およびその製造方法 |