JPS6024779A - のこぎり波偏向電流発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はのこぎり被偏向電流発生回路に係り、特に水平
偏向、高圧回路の共振回路を同一回路とするテレビジョ
ン受＠機やモニター表示装置等のデ、イスプレイ装置に
おける、いわゆる縦線曲がり現象を補正するのこぎり波
偏向電流をＲ，り°して水平偏向コイルに供給づ−るの
こぎり被偏向電流発生回路に関する。

従来技術 水平偏向、高圧回路の共振回路を同一回路とするディス
プレイ装置においては、高圧安定化特性に起因して、い
わゆる縦線曲がり現象が生ずる。

すなわち、例えば第１図に示づ如く、画面が暗い画面部
分１と３とに挟まれて、比較的広い範囲で明るい画面部
分２が存在するような画面である場合、縦線が４で示ず
如く明るい画面部分２内で曲がる現象が生ずる。これは
、画面の明るい部分では、第２図に示す陰極線管（以下
ｒ　ＣＲＴ　Ｊという）５のアノード電流やカソード電
流が増加するため、高圧が低下し、電子ビームの直進力
が低下し、本来第２図に６で示すビーム軌跡を描くべき
ところ、角度０分下方向のビーム軌跡７が描かれてしま
い、水平振幅が拡大するためである。

そこで、従来はこの縦線曲がり現象を補正するために、
第３図に示す回路によりのこぎり波偏向電流を発生して
いた。同図中、水平出力トランジスタＱ＋のコレクタは
フライバックトランス１２Ｉ３王の入力巻線Ｌ１を介し
て直流電源電圧Ｖｃｃの入力端子に接続される一方、ダ
イオード１）１のカソードと、リトレース容量（共振容
量）ＣＲ＋。

ＣＲ２及び水平偏向コイル、リニアリデイコイル。

幅調整コイル等からなるインダクタンスＬ　Ｈの各一端
に夫々接続されている。またり１〜レース容吊ＣＲ２の
他端はダイオードＤ１の７ノードとダイオードＤ２のカ
ソードと、補正用容ｆｆ１ｃへの各一端に夫々」妾続さ
れており、更にインダクタンスＬＨとトレース容ｆｆ１
ｃｓの直列回路がＣＲ２に並列に接続されている。ＣＲ
Ｔ５のカソードにはビデＡ出力増幅回路１０の出力信−
号によってカソード電流ＩＫが流れる。ＣＲＴ５にはフ
ライバック１〜ランスＦＢＴの高圧巻線Ｌ２から取り出
された高圧が高圧整流回路Ｄｏ　、ＣＲＴのコーアイン
グ容ｆｆ１ｃｏを介して印加される。

上記のトランジスタＱ１はベースに水平コレクタパルス
が印加されてスイッチングされ、ｉ〜ランジスタＱ１は
水平コレクタパルス幅の期間及びダンパー期間オフ（開
放）とされる。これにより、インダクタンスＬ　Ｈの両
端には断続的に電圧が印加されるので、インダクタンス
ＬＨには第４図に示す如きのこぎり波偏向電流が発生１
−る。４４図において、のこぎり波偏向電流が負の傾斜
を示す期間はり１〜レ一ス期間（共振期間）ｔＲで、ト
ランジスタＱ１がオフの期間であり、その前半の期間を
■、後半の期間を■で示づ′ものとする１、また、第４
図において、のこぎり波偏向電流が正の傾斜を示す期間
はトレース期間（走査期間）ｔｓで、ダンパー期間を■
で示し、１〜ランジスタＱ１が導通した時を■で示し、
更にのこぎり波偏向電流値が正であるトレース期間ｔｓ
の後半の期間を■で示す。上記のりトレース期間ｔＲと
トレース期間Ｊ間［Ｓとの和の期間は、当然のことなが
ら、１水平走査期間となる。

いま、期間■であるものとすると、水平出力トランジス
タＱ１は水平同期パルスによって導通状態（短絡状態）
であり、第５図（Ａ＞に破線で示す如く、直流電源電圧
Ｖｃｃ入力端子より入力巻線Ｌ１及びトランジスタＱ１
を通して電流が流れ、またこれと同様にダイオードｌ）
２．１〜レース容吊Ｃｓ、インダクタンスＬ　＋−＋を
通しでＱｌに電流が流れている。またり１〜１ノ一ス１
ｙＪ間１　＋＜の前半期間　・■では、Ｑｌはオフ状態
（開放状態）に制御されるから、第５図（Ｂ）に破線で
示す如く、ダイＡ“−ドＤ２．トレース容量　ＣＳ　＋
　インダクタンスＬ日及びり］−レース容（５ＣＲ＋の
ループに流れる開路電流と、Ｃｓ、ＬＨ及びり１へレー
ス容量ＣＲＩのループに流れる閉路電流の２通り流れて
おり、ＬＨの電磁エネルギーかり１−レース容量ＣＲｌ
　ｌ　ＣＲ２に静電エネルギーとして変換されて蓄積さ
れる。

次のりトレース期間ＩＲの後半期間■では、１ヘランジ
スタＱ１は引続きＡ）状態とされているから、第５図（
Ｃ）に破線で示Ｊ如く、す１〜レース容ｆｆ１ｃＲ＋、
ＣＲ２にＭ積された静電エネルギーは放電される。ＣＲ
２の静電エネルギーはＣｂ２゜ＬＨ，Ｃ３のループのＬ
Ｈに電磁エネルギーに変換されて蓄積される。一方、Ｃ
ｐ　＋の静電エネルギーは、第５図（Ｃ）に破線で示す
如く、ＣＲＩ。

Ｌｌ−＋、Ｃｓ及びＣＡのループで放電する閉路電流■
２と、フライバックトランスＦ　Ｂ　Ｔの入力巻線Ｌ＋
へ流れる開路電流１１の２通りで放出される。

またＣＲＩの放電電流は周期的にみると一定なので、 ＋ｌ＋ｒ２−一定　（１） なる式が成立づる。更に放電電流１２により補正用容量
ＣＡが充電される。

ところで、放電電流■１は第６図に示す如く、ＣＲＴ５
のアノード電流（）Ｊソード電流ＩＫ）の供給電流１２
と、入力巻線Ｌ１を受動素子として電源電圧Ｖｃｃ入力
端子へ流れる電流ＩＢとから構成されているので次式が
成立する。

Ｉｔ　＝Ｉ乏＋１　’＋３　（２） ここで、フライバックトランスＦＢＴの入力巻線Ｌ１と
高圧巻線Ｌ２どの巻数比を１：１１どじ、高圧巻線Ｌ２
から烏圧整流回路ＤＯ方向の負荷側をみたインピーダン
スをＲＥとすると、このＩ−？　ｅはりトレース容φＣ
＋ｔ１からみた場合はＲＪｌｊ／ｎ２となり、Ｒ２はカ
ソード電流ＩＫの関数であるため、６ＲＴ５のアノード
への負荷電流Ｉｔ’も次式の関数で表わＪ−ことができ
る。

Ｉｅ＝Ｉｅ　（ｎ　、ＩＫ　＞　’　（３）上記の（１
）、■及び（３式ｊ、す １　ｏ　＋１２　＋　Ｉ　Ｑ　（Ｉ）、ｌ　Ｋ　＞−一
定　（４）が成立する。

（４）式において、Ｉｅ（ｒｌ、Ｉｉ＜）の変化が、放
電電流■２に変化を与えるように、■之（１１゜ＩＫ）
の几率を（ＩＢ＋１２＞に比べて大きく設定する。その
結果、Ｉ２はＩｅ（ｎ、ＩＫ）の影響を受け易くなり、
次式で表４つりことが−（きる。

Ｉ２　＝１２　（ＩＴ、ＩＫ）　（５）この役目を果だ
り−のが補正用容量　ＣＡで、１〜レース容ｆｆ１ｃｓ
に比べて容量値が小であるほど、放電電流はＣＲＴ５の
アノードへの負荷電流１℃（ｎ。

ＩＫ）の影響を受（プ易くなるので、ＣＡの容量値はＣ
ｓの容量値に比べて充分小なる伯に選定される。従って
、画面の明るい部分のようにＣＲＴ　５のカソード電流
ＩＫが増加して、（４）式より１２（０，Ｉに）が大に
なった場合は、高圧が低下し、ＣＲＴ５の電子の直）Ｗ
力が低下し、水平振幅が拡大するが、放電電流■２がそ
れに逆比例して減少し、インダクタンスしＨに蓄えられ
る電磁エネルギーが減少覆るので、次にくる１−レース
１１１１間ｔｓで放出されるインダクタンスＬＨの電磁
コーネルギーが減少し、インダクタンスＬ１．．ｌを４
ｆ６成しＣいる水平偏向コイルに流れる電流が同時に減
少し、前記した縦線曲がり現象を補正リーることができ
る。

次にダンパー期間■ではトランジスタＱ１は引続きオフ
状態どされており、これにＪ：すＤＩ。

Ｌ）−１，ＣＳの閉ループで第５図（Ｄ＞に破線で示す
如くダンパー電流が流れ、また補正用容ｆｆｉ　ＣＡの
充電電荷がダイオードＤ＋を介して入力巻線Ｌ１へ僅か
に流れ始める。

次にトランジスタＱ１が８通した時点■では、第５図（
Ｅ、　）に破線で示１″如く、ＤＩ、Ｌｌ−１１０ｓの
閉ループに流れるダンパー電流と、ＣＡからＤＩを介し
てＱｌへ流れるＣＡの放電電流Ｉ３と、電源電圧Ｖｃｃ
入力端子より入力巻線Ｌ１を通して０１へ流れる電流の
３通りの電流が生ずる。

以下、上記と同様の動作が繰り返される。

ここで、水平出力１〜ランジスタＱ１の」レクタ雷圧波
形Ｖｃｐは第７図（Ａ）、（Ｂ）に実線で示され、また
Ｑｌのコレクタ電流波形１ｃｐｌよ同図＜Ａ）、＜Ｂ）
に破線で示される。：）、た第７図（Ａ）中、■〜■は
第４図の期間■〜■に夫々対応した期間を示す。第７図
（Ａ）に■で承り部分は前記ダンパー期間■に４３いて
、補正用容量ＣＡの電圧が４重畳された部分の波形を示
し、また■の部分は前記■の時点にａ′３いて第７図（
１３）に拡大ｌノて図示する如く、コレクタ電圧Ｖｃｐ
が立下り終る直前より、補正用容量Ｃ△か１うの放電電
流（第５図（Ｅ）のＩ３）がスバーイク状に立上ってい
る波形を示す。更に、負１７図（Δ）中、◎の部分はト
レース期間ｔｓの後半のｉ１間■よりリトレース期間ｔ
Ｒの前半の１１り間■に移る時のコレクタ電圧ＶｃＰと
コレクタ電流１ｃＩ）とを示し、コレクタ電圧Ｖｃｐが
立下る直前Ｊ、す」レクタ電流Ｉｃｐが立上る。このよ
うに、従＞Ｉ！、、回ｈ′δはコレク夕電圧Ｖｃｐとコ
レクタ電流　Ｉｃｐとが重なり合う部分■、◎が生ずる
。

発明が解決しようとづる問題点 しかるに、上記の従来回路は、コレクタ電圧Ｖｃｐとコ
レクタ電流ｌａｐとが重なり合う部分■の面積が大きい
（Ｊど、水平出力トランジスタＱ＋の消費電力が大とな
る。この面積の大小を左右するのは、１〜ランジスタＱ
１の立上り１４間。

Ｑ＋のドライブ電流、ダンパー用の第１のダイオードＤ
１の等価抵抗、及び補正用容量　Ｃ八に印加する電圧等
である。また、コレクタ電圧Ｖｃｐとコレクタ電流Ｉｃ
ｐとが重なり合う部分Ｏの面積が大きいほど、１〜ラン
ジスタＱ１の消費電力が人となる。この面積の大小を左
右するのは、１ヘランジスタＱ１のベース蓄積１１５間
、立下り時間等である。またトランジスタＱ１の尋通期
間の消費電力は、コレクタ飽和電圧Ｖｃ　Ｅ　（ｓａｔ
　）が大きいほど大である。

このため、従来ののこぎり被偏向電流発生回路は、高耐
圧のためにコレクタ飽和電圧ＶＣＥ（ｓａｔ　）がもと
もと大きいトランジスタを水平出力トランジスタＱ１と
して使用しているが、上記弔７）の部分では補正用容量
Ｃｒｔの放電電ｉＺコがダイオードＤＩを介して１〜ラ
ンジスタＱ１のコレクタへ流れるので、トランジスタＱ
１の］１ノクタ電流ＩｃＰが増加し、これによりＩ・ラ
ンジスタＱ１の立上り時間、立下り時間、ベース舒積時
間が増加し、またＩｃｐの増加によりＶｃ　［−（ｓａ
ｔ　）　’ｂ　一層増加し、トランジスタＱ１の府費電
ノＪを大幅に増加させ−１また従来のと−トシンクの人
ぎさではトランジスタＱ１が破壊するおそれがあり、ま
た更に大なる定格電流の高価な１〜ランジスクが必要と
なる等の問題点があった。この問題点は偏向パワーが大
きいほど顕著に表われでいた。

そこで、本発明は補正用容量Ｃ／１の放電電流を水平出
力トランジスタＱ＋を通さり“に、別途設けたスイッチ
ング素子に流すよう（呂成りることにより、上記の問題
点を解決したのこぎり被偏向電流発生回路を提供するこ
とを目的とでる。

問題点を解決するための手段 本発明はりトレース期間の後半の期間で陰極線管のアノ
ード電流に略逆比例して水平偏向コイルに電流を流ずよ
うな値に選定された補正用容量に並列に、かつ、水平走
査周期のパルスでスイッチングされる第１のスイッチン
グ素子に直列に第２のスイッチング索子を接続してなり
、補正用容量の値を上記第１のスイッチング索子に並列
に接続される第２のりトレース容量の値に比し充分大に
選定すると共に、上記第２のスイッチング素子を上記水
平走査周期のパルスでスイッチング制御し、上記り］〜
レース期間後の１〜レ一ス期間の上記第１及び第２のス
イッチグ素子の導通時に上記補正用容量の充電電荷を上
記第２のスイッチング索子を介して放電させるよう構成
したものであり、以下その一実施例について第８図乃至
第１０図と共に説明する。

実施例 第８図は本発明回路の基本原理を示す回路図を示す。同
図中、第３図と同一構成部分には同一符号を付し、その
説明を省略する。第８図において、少なくとも水平偏向
コイルを含・むインダクタンスＬ　Ｈとトレース容量Ｃ
３とからなる直列回路に、第１のスイッチング索子であ
る前記水平出力トランジスタＱ１どダンパー用の第１の
グー（Ａ−ドＤ１と第２のり１〜レース容但ＣＲ２とが
人々並列に接続された並列回路に、補正用容量ＣΔ、第
２のダイオードＤ２及び第２のスイッチング素子１２が
夫々並列に接続された並列回路を直列に接続された回路
が、第１のりトレース容量ｃＴ？Ｉに並列に接続されて
いる。ｔなわち、本発明は第３図に示した従来回路にお
（プる袖正用容吊〇へ及び第２のダイオードＤ２よりな
る並列回路に対しては並列に、かつ、水平出力１〜ラン
ジスタＱ１に対しては直列に第２のスイッチング索子１
２が接続されている点に特徴を右り−る。

また、第２のスイッチング索Ｔ−１２は水平出力１〜ラ
ンジスタＱ１と共に水平駆動パルス発生回路１１から取
り出された水平走査円Ｉ’ｌｌ　（ＣＲ十ｔ　３　）の
水平駆動パルスにより同時にスイッチング制御されるよ
う構成されているため、水平出力１〜ランジスタＱ１が
オン（導通）のとぎには第２のスイッチング素子１２も
オンであり、水平出力１−ランジスタＱ１がオフ（開放
）のとぎは第２のスイッチング素子１２ｂオフであり、
両スイッチング素子Ｑ１及び１２　ｔＪ：互いに同期し
てスイッチング索子されることになる。更に補正用容量
　ＣＡの値は第２のりトレース容ｆｍｃＲ２の値に比べ
て充分大なる値に選定され、第２のスイッチング素子１
２の耐圧は水平出力トランジスタＱ１の耐圧に比べて充
分小さく、従って第２のスイッチング素子１２をバイポ
ーラ１〜ランジスタで構成した場合、そのコレクタ飽和
電圧Ｖｃ　Ｅ　（Ｓａｔ　）は水平出力トランジスタＱ
１のそれに比し充分小である。

従って、前記したＪＩＪ間■や■の如く、水平出力トラ
ンジスタＱ１が導通状態にあり、にって第２のスイッチ
ング索子１２も導通状態にあるどぎには、直流電源電圧
十ＶｃｃよりフラーイバックトランスＦＢＴの入ノＪ’
Ｊ線を通して水平出力トランジスタＱ１に流れる電流が
そのまま第２のスイッチング素子１２にも流れるが、第
２のスイッチング素子１２をバイポーラトランジスタで
（１う成した場合のコレクタ飽和電Ｊ■Ｖｃ　Ｅ　（ｓ
ａｔ　）か充分小であることから第２のスイッチング素
子１２を新たに設けたことによる消費電力の増加は無視
づることができる。

また水平出力トランジスタＱ１と第２のスイッチング素
子１２とを夫々直列に接続しても、水平駆動パルスが夫
々二分岐されて両スイッチング素子Ｑ＋、１２に供給さ
れるだ１って何ら問題はない。

また第２、のスイッチング素子１２に印加される水平駆
動パルスは、前記した如く、補正用容量ＣＡの値が第２
のりトレース容ｆｆ１ｃＲｚの値に比し充分大なる値に
選定されているから水平出力１〜ランジスタＱ＋に印加
される水平駆動パルスに比べて略無視することができる
。

更に水平出力１〜ランジスタＱ１と第２のスイッチング
索子１２が、夫々開放状態から導通状態になった時（前
記した１〜レ一ス期間ｔＳ内の時点■）に、従来回路で
は第５図（Ｅ）に破線１３で示した経路で放電される補
正用容ｆａ　ＣＡの充電電荷は、水平出力トランジスタ
Ｑ＋を介さずに、第８図に破線■４で示した経路で放電
されることになる。

従って、上記のトランジスタＱ＋とスイッチング素子１
２とが夫々間敢状態から導通状態になった時のトランジ
スタＱ１のコレクク電流Ｉｃｐは、第９図に■で承り如
く、補正用容量ＣＡからの放電電流が直流電源電圧Ｖｃ
ｃの入力端子からの電流に重畳されないから、従来回路
にお番プる第７図（Ａ）、（Ｂ）に示した０部分のコレ
クタ電流Ｉｃｐの如くにスパーｒり状に立上ることはな
い。

よって、第９図からもわかるように０部分の面積は大幅
に小にされる。またトランジスタＱ１に上記放電電流が
供給されないことによりトランジスタＱ１の立上り部間
、立下り時間、ベース蓄積１１５間も低下するので、ト
ランジスタＱ１が導通状態からオフ状態になった時のコ
レクク電圧Ｖｃｐとコレクタ電流１ｃｐとの手なり部分
の面積ム第９図に◎（第７図（Ａ）、（Ｂ）の０部分に
相当）で示す如く、大幅に小にされる。従って、本発明
によれば、水平出力トランジスタＱ１のコレクタ飽和電
圧Ｖｃ　Ｅ　（ＳａＩ　）を１１１加させることしなく
、トラジスタＱ１の消費電力を大幅に低減づることがで
きる。

次に、上記の基Ａ（ｊ京］！１１に基づいＩこ本発明回
路の一実施例について説明づる。第１０図は水元Ｉ１１
回路の一実施例の回路図を承り。同図中、第３図と同一
構成部分には同−符月をイ」シ、その説明を省略する。

第１０図において、補正用容量ＣＡ、ダイオードＤ１の
アノード、ダイオードＤ２のカソード等の東通接続点で
ある０点はスーｒツチング用ＰＮＰＩ−ランジスクＱ２
のエミッタに接続される一方、水平出力トランジスタＱ
１のエミッタに接続されており、またトランジスタＱ２
のコレクタはバッファ用Ｎ　Ｐ　Ｎ　ｌ−ランジスタＱ
３のエミッタと共に接地されている。トランジスタＱ２
のベースはトランジスタＱ３の」レクタに接続されいる
。

トランジスタＱ２が前記第２のスイッチング素子１２を
構成している。トランジスタスＱ３のベースは抵抗Ｒ３
及びＲ４よりなる抵抗分圧回路を介してドライブ用ＮＰ
ＮトランジスタＱ４のコレク夕に接続されている。また
、この１ヘランジスタＱ４のコレクタは、水平ドライ−
ブトランス−「１を介して水平出力トランジスタＱ１の
ベースに接続される一方、水平ドライブトランスＴ１の
一次巻線を介して抵抗Ｒ２どドライブ容量Ｃ１の各一端
に接続されている。また抵抗Ｒ２の（Ｉ！！端は直流電
源電圧Ｖｃ　ｃ　’入力端子に接続されており、更にド
ライブ容量　Ｃ＋のｌｌ！！端は接地されている。

上記の回路において、水平駆動パルス発生回路１３より
水平走査周期の水平駆動パルスが取り出されて抵抗Ｒ１
を介して１〜ランジスタＱ４のベースに印加される。１
へシンジスタＱ４のコレクタより取り出された水平駆動
パルスは、水平ドライブトランスＴ１を介してトランジ
スタＱ１のベースに印加され、これをスイッチング制御
する一方、抵抗Ｒ３及びＲ４により抵抗分圧された後ト
ランジスタＱ３を通して１〜ランジスタＱ２のベースに
印加されこれをスイッチング制御する。従って、トラン
ジスタＱ＋及びＱ２は夫々同期してスイッチング動作を
行ない、トランジスタＱ１が心通刊間のとぎはトランジ
スタＱ２’ｆＥ＋ど；１通期間であるようにされている
。

補正用容量　ＣＡの容ｆＲＩ＋ｔｉは第２のりｉ〜レー
ス容ｆｆ１ｃＲ２に比べて充分大に選定されており、ト
ランジスタＱ２の」レクタ耐ｊ土は水ｑｚ比出力・ラン
ジスタＱ１のそれに比べＣ充分小であるので、１〜ラン
ジスタＱ２のコレクタ飽和電圧ＶＣＥ　（ｓａｔ　）も
、トランジスタＱ１のコレクタ飽和電圧ＶＣＥ（ｓａｔ
）に比べて充分小である１〜ランジスタを使用するご仁
ができる。

また、補正用容量ＣＡの充電７■荷はトランジスタＱ１
及びＱ２の導通時には、１〜ランジスタＱ１を介するこ
となく、トランジスタＱ、を介して放電せしめられるこ
とになる。従って、第８図及び第９図と共に説明したＪ
、うに、１ヘランジスタＱ１の消費電力を大幅に低減す
ることができる。

応用例 なお、本発明は上記の実施例に限定されるものではなく
、第８図に示した基本原理を適用し得る回路であればよ
く、従って例えば水平駆動パルスの取り出し点をトラン
ジスタＱ１のベース、あるいはドライブ１〜ランスＴ１
に別巻線を設けてそこから取り出すなどの種々の応用例
が考えられるものである。また、スイッチグ素子はユニ
ポーラトランジスタその他の素子を使用し得るものであ
る。

効果 上述の如く、本発明によれば補正用容量の充電電荷を、
水平出力トランジスタとは別に設りた第２のスイッチン
グ素子を介して放電させ、水平出力１〜ランジスタには
放電電流を流さないにうに構成したので、水平出力トラ
ンジスタの立上り時間。

立下り時間、ベース蓄積時間を放電電流分だ【プ増加す
ることなく水平出力トランジスタの導通時及び開放時に
おけるそのコレクタ電圧と］レクタ電流との波形の重な
る部分の面積を大幅に低減でき、そしてコレクタ飽和電
圧Ｖｃ　Ｅ　（ｓａｔ　〉を増加さけることなく水平出
力トランジスタの消費電力を従来回路に比し大幅に低減
することができ、従って補正用容量を有しないのこぎり
被偏向電流発生回路の水平用）ｊ［〜ランジスタのヒー
トシンクの人きさ、電流定格と同程度の水平出力トラン
ジスタを使用して＠線画がり現象を補正−りることかで
きる等の特長を有するものである。

【図面の簡単な説明】

第１図は縦線曲がり現象が生じている画面の一例を示す
図、第２図は縦線曲がり現象が生じた揚台の陰極線管に
おける電子ビームの偏向の様子を示す図、第３図は従来
回路の一例を示り゛回路図、第４図は水平偏向コイルに
流れるのこぎ゛り波偏向電流波形仁リトレース期間及び
トレース期間との対応を示す図、第５図（Ａ）〜（Ｅ）
は夫々第４図の■〜■で示した各期間又は］１．１点で
の電流経路を説明するための回路図、第６図はり１〜レ
一ス期間接半の期間で第１のり１〜レース容司の放電電
流がどのように流れるかを示す等価回路図、第７図（Ａ
）及び（［３）は夫々第３図図示従来回路の水平出力１
〜ランジスタのコレクタ電圧どコレクタ電流の各波形と
その要部の拡大波形を承り図、第８図は本発明回路の基
本原理を示す回路図、第９図は本発明回路の水平出力ト
ランジスタのコレクタ電圧どコレクタ電流の各波形を示
す図、第１０図は本発明回路の一実施例を示す回路図で
ある。 ５・・・陰極線管（ＣＲＴ）、１０・・・ビデオ出力増
幅回路、１１．１３・・・水平駆動パルス発生回路、１
２・・・第２のスイッチング素子、ＦＢＴ・・・フライ
バックトランス、Ｌｌ・・・入力巻線、ＤＯ・・・高圧
整流回路、Ｑｌ・・・水平出力トランジスタ、Ｑｌ・・
・スイッチング用ＰＮＰトランジスタ、Ｑ３・・・バッ
ファ用ＮＰＮ＋−ランジスタ、Ｑ４・・・ドライブ用Ｎ
ＰＮトラジスタ、Ｄｌ・・・ダンパー用第１のダイア１
−ド、Ｄ２・・・第２のダイオード、ＣＲＩ・・・第１
のり１〜レース容伶、ＣＲ２・・・第２のり１−レース
容量、Ｃｓ・・・トレース容量、ＣＡ・・・補正用容量
、Ｌ＋・・・水平偏向コイル、リニアリティコイル、幅
調整コイル等からなるインダクタンス。 第３図　第４図 第６図 、−１１ 第５区１ ＋Ｖｃｃ　１ 牛、。 Ｌ＋６ １１１ ／ｌ”Ｘ＋−＋ 第７図 第８図 第９図 小川β′１ 手続ネ車止都］ １Ｈ和５８年８月２３日 １、事件の表示 昭和５８年　特許願　第１３２５９８号２、発明の名称 のこぎり波偏向電流発生回路 ３、補正をする者 特許出願人 住所　〒２２１　神奈川県横浜市神奈用区守屋町３丁目
′１２番地名称　（４３２）　日本ビクター株式会社代
表者　取締役社長　宍　道　−部 ４、代理人 住所　〒１０２　東京都千代田区麹町５丁目７番地５、
補正命令の日付 ６、補正の対象 明細書の発明の詳細な説明の欄。 ７、補正の内容 （１）明細書中、第４頁第１８行乃至第１９行の「コレ
クタ」を「駆動」と補正りる。 ■　同、第８頁第１７行乃至第１９行の「受は易くなる
ので、・・・される。」を「受は易くなる。」と補正す
る。

Claims (1)

【特許請求の範囲】
1. 第１の直流電源端子がフライバックトランスの入力巻線
   と第１のスイッチング素子とを夫々直列に介して第２の
   直流電源端子に接続され、該第１のスイッチング素子に
   並列に第１のりトレース容量が接続され、少なくとも水
   平偏向コイルとトレース容■とからなる直列回路とダン
   パー用の第１のダイオードと第２のりトレース容量とが
   大々並列に接続されている第１の並列回路に、第２のダ
   イオードと補正用容量とからなる第２の並列回路が該第
   １及び第２のダイオードが夫々同−存通方向になるよう
   に直列に接続されている回路が、該第１のりトレース容
   量に並列に接続されてＪ３す、水平走査周期のパルスで
   該第１のスイッチング素子をスイッチングして該水平偏
   向コイルにのこぎり波型流を流ザと共に、該補正用容量
   の値はり１〜レ一ス期間の後半の期間で陰極線管のアノ
   ード電流に略逆比例して該水平偏向コイルに電流を流す
   ような値に選定さ−れているのこざ゛り被偏向電流発生
   回路において、該第２の並列回路に並９１Ｊに、かつ、
   該第１のスイッチング素子に直列に第２のスイッチング
   素子を接続してなり、該補正用容量の値を該第２のりト
   レース容量の値に比し充分大に選定すると共に、該第２
   のスイッチング素子を上記水平走査円１組のパルスでス
   イッチング制御し、上記リトレース期間後のトレース期
   間の該第１及び第２の３イツヂング素子の導通■、５に
   該補正用容量の充電電荷を該第２のスイッチング素子を
   介して放電さけるよう構成しｌこことを特徴と１−るの
   こぎり被偏向電流発生回路。