KR100233758B1 - 파라볼라 전압 발생 회로 - Google Patents

파라볼라 전압 발생 회로 Download PDF

Info

Publication number
KR100233758B1
KR100233758B1 KR1019910006475A KR910006475A KR100233758B1 KR 100233758 B1 KR100233758 B1 KR 100233758B1 KR 1019910006475 A KR1019910006475 A KR 1019910006475A KR 910006475 A KR910006475 A KR 910006475A KR 100233758 B1 KR100233758 B1 KR 100233758B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
terminal
transistor
vertical
Prior art date
Application number
KR1019910006475A
Other languages
English (en)
Inventor
앨버트 윌버 제임스
에드워드 스미스 로렌스
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스 인코포레이티드 filed Critical 크리트먼 어윈 엠
Application granted granted Critical
Publication of KR100233758B1 publication Critical patent/KR100233758B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

파라볼라 전압 발생 회로는 수직 편향 권선(LV), DC 블럭킹 캐패시터(CV), 편향 전류 샘플링 저항(RS)에 흐르는 톱니파 수직 편향 전류(iV)를 발생하는 장치(IC1)를 포함한다. 트랜지스터(Q3)의 에미터 전극은 편향 권선과 캐패시터 사이에 접속된다 트랜지스터의 베이스 전극은 캐패시터와 저항 사이에 접속된다. 트랜지스터의 콜렉터 전류(iC)는 수직 주파수 파라볼라 형태로 변화하고, 캐패시터에서 발생되는 전압의 DC 평균값에 의해 결정되는 DC 평균값을 가진다. 콜렉터 전류는 수평 편향 전류의 진폭을 변조시키는 이스트-웨스트 래스터 왜곡 보정 회로에 인가된다.

Description

파라볼라 전압 발생 회로
본 발명은 수직 주파수(vertical rate)의 파라볼라(parabolic) 전압 성분을 갖는 전압을 발생하는 회로에 관한 것이다.
예를 들어, 텔레비전 수상기의 종래의 수직 편향 회로에서, DC 블록킹 캐패시터는 수직 편향 권선과 편향 전류 샘플링 저항 사이에 접속된다. 캐패시터에 흐르는 수직 주파수 톱니파 편향 전류는, 캐패시터에서 수직 주파수 파라볼라 전압을 발생하고, 저항에서 톱니파 전압을 발생한다. 저항은 캐패시터와 공통 컨덕터 또는 접지 사이에 접속된다. 톱니파 전압은 수직 편향 회로 증폭기에 부궤환(negative feedback)을 제공하는데 사용된다. DC 블록킹 캐패시터는, 수직 편향 회로 증폭기에 의해 수직 편향 권선에 인가된 % 전압이 수직 편향 권선에서 큰 DC 전류를 발생시키는 것을 방해한다.
몇몇 종래의 수직 편향 회로에서 캐패시터의 파라볼라 전압은 공통 컨덕터를 기준으로 한 변조 전압을 발생하는데 사용된다. 변조 전압은, 예를 들어, 이스트 웨스트 래스터 왜곡 보정(East-West taster distortion correction)을 제공하기 위하여 수평 편향 권선에서 수평 편향 전류의 진폭을 수직 주파수에서 파라볼라 형태로 변조시키는데 사용된다.
본 발명의 한 형태(aspect)를 이용하는 회로에서, 저항의 톱니파 전압의 최소한 일부분도 변조 전압에 영향을 미치지 못하도록, 트랜지스터를 사용하여 캐패시터 전압으로부터 변조 전압을 유도한다. DC 전압이 캐패시터에서 발생되는데, 본 발명의 특징에 따르면. 캐패시터의 DC 전압은 트랜지스터 전극 사이에 DC 동작 전압들 제공하는데 사용된다. 예를 들어, 트랜지스터의 에미터 전극, 베이스 전극 및 콜렉터 전극에서 대응 DC 전압을 제공하기 위해 캐패시터의 DC 전압을 이용함으로써, 트랜지스터와 결합된 회로망이 간략하게 되는 장점이 있다. 트랜지스터의 DC 콜렉터 전류를 수직 센터링(vertical centering)을 이용해 얻을 수도 있다.
음극선관의 디스플레이 스크린에 전자빔의 랜딩을 제어하기 위한, 본 발명의 한 형태를 실시하는 비디오 장치는, 수직 주파수의 입력 신호원과, 음극선관 상에 배치된 수직 편향 권선을 포함한다. 임피던스는 편향 전류 표시 전압을 발생하도록 제공된다. 캐패시터는 편향 권선과 임피던스에 접속되어 직렬 회로 배열(serials arrangement)을 형성한다. 수직 편향 증폭기는 입력 신호와 편향 전류 표시 전압에 응답하여 직렬 회로 배열에 흐르는 수직 편향 전류를 발생한다. 제1 및 제2 단자 사이의 전압차가 수직 주파수에서 파라볼라 형태로 변화하도록 수직 주파수로 변화하는 제1 및 제2 전압은 각각, 캐태시터의 제1 및 제2 단자에서 발생된다. 트랜지스터는 제1 내지 제3 단자를 갖는다. 트랜지스터의 제1 및 제2 단자는 캐패시터 양단에 접속된다. 출력 신호는 전압차에 따라 파라볼라 형태로 변화하고 제3 단자에서 발생된다. DC 전압은 트랜지스터의 단자 사이에서 발생된다. DC 전압은 최소한 편향 권선, 캐패시터의 제1 단자 및 캐패시터의 제2 단자를 통해 트랜지스터에 접속된다. 출력 신호는 음극선관에 인가되어 수직 편향에 따라 변화하는 방법으로 전자빔의 랜딩을 제어한다.
제1(a)도 및 제1(b)도는 본 발명에 따른 파라볼라 전압 발생 회로를 나타내는 도시도.
* 도면의 주요부분에 대한 부호의 설명
100 : 수평 편향 회로 101 : 수직 편향 회로
102 : 변조 전압 발생 회로
제1(a)도 및 제1(b)도는 수직 주파수 파라볼라 전압 성분을 포함하는 전압(VIN)을 발생하는, 본 발명에 따른 변조 전압 발생 회로(102)를 도시한다. 전압(VIN)은 수직 주파수 파라볼라 성분을 포함하는 전압(Vm)을 발생하도록 제어 단(111)의 입력 단자(111a)에 인가된다. 전압(Vm)은 변조 인덕터(Lm1)를 통해 종래의 수평 편향 회로(100)에 인가되며, 상기 편향 회로는 이스트-웨스트 래스터 왜곡 보정을 행하는 다이오드 변조기를 포함한다.
도면에 도시되지 않은 비디오 검출기로부터 얻은 기저대 텔레비전 신호(150)는 동기 분리기를 포함하는 단(13)에 연결된다. 동기 분리기는 수평 동기 정보를 포함하는 신호(Hs)를 발생한다. 신호(Hs)는 수평 발진기 및 구동단(14)에 인가되며, 상기 발진기 및 구동단은 신호(Hs)에 동기되는 회로(100) 내의 스위칭 동작을 제어하는 수평 주파수 제어 신호(15)를 발생한다.
제어 단(111)은 단자(111a)와 기준 전압(VREF) 사이에 접속된 저항(166)을 포함한다. 저항(166)의 와이퍼(wiper)는 저항(167)을 통해 비교기(110)의 비반전 입력 단자에 접속된다. 저항(166)의 와이퍼 위치는 파라볼라 전압(Vm)의 진폭을 제어하기 위해 조절된다. 조절가능한 저항(67)은 수직 래스터 폭을 제어하기 위해 비교기(110)와 비반전 입력 단자에 접속되어 조절가능한 DC 전압을 발생하는데 사용된다.
수평 플라이백 펄스 전압(HFB)은 펄스 정형 회로(pulse shaper circuit : 120)를 통해 회로(100)의 플라이백 변압기(T)에서 저항(71)으로 연결된다. 저항(71)은 비교기(110)의 비반전 입력 단자에 연결된다. 비교기(110)의 비반전 입력 단자에 접속되는 캐패시터(72)는 전압(HFB)으로부터, 비교기(110)의 비반전 입력 단자의 수평 톱니파 전압을 발생한다.
비교기(110)는 수직 주파수 파라볼라 형태로 변화하는 펄스 폭을 갖는 수평 주파수로 비교기(110)의 출력 단자에서 전압(V110)을 발생한다. 전압(V110)은 수평 주파수로 스위칭되는 스위칭 트랜지스터(Q5)의 베이스에 접속된다. 트랜지스터(Q5)가 도통하는 각 수평 사이클 내의 간격은 수직 주파수 파라볼라 형태로 변화한다. 트랜지스터(Q5)의 클렉터는 인덕터(Lm2)를 통해 캐패시터(73)에 접속되며, 상기 캐패시터에서 이스트-웨스트 변조 전압(Vm)이 발생된다. 트랜지스터(Q5)의 콜렉터는 다이오드(D4)를 통해, 트랜지스터(Q5)의 콜렉터 전압이 +26 볼트를 현저히 초과하지 못하도록 +26 볼트 크기와 전압에 연결된다.
트랜지스터(Q5)의 도통 간격 변조는, 전압(Vm)이 수직 주파수 파라볼라 형태로 변화하도록 하는 인덕터(Lm2)에서 싱크 전류(im)를 발생한다. 전압(Vm)은 공지된 방법으로 이스트-웨스트 래스터 왜곡 보정을 제공한다.
수직 편향 회로(101)는, 전압(VIN)을 발생하는데 사용되는 수직 주파수 파라볼라 전압(Vp)과 톱니파 전압(22)을 발생한다. 밀러 피드백 배열(Miller feedback arrangement)로 작용하는 회로(101)에서, 공급 전압(V)은 산요(주)에서 제조된 ICLA7831 같은 집적 회로(IC1)의 공급 전압 수직 단자(18a)에 인가된다. 집적 회로(IC1)는 푸쉬-풀 구동단을 갖는 수직 증폭기(18)를 포함한다. 증폭기(16)는 반전 입력 단자(16)에서 네거티브 피드백 루프에 발생된 입력 신호(19)에 응답한다. 증폭기(18)의 출력 단자(17)는 편향 전류(iv)를 도통시키는 수직 편향 권선(Lv)의 한 단부 단자에 접속된다. 권선(Lv)의 제2 단부 단자, 즉. 단자(20)는 DC 블럭킹 캐패시터(Cv)를 통해, 본원에서 접지로 표시되는 공통 전위에 연결된 편향 전류 샘플링 회로(Rs)에 접속된다. 각각의 수직 트레이스(vertical trace) 간격동안, 저항(Rs)의 단자(21)에서 발생되는 톱니파 전압(22)은, 파형 전류(iv)로 표시하며 톱니파 형태로 변화하는 다운 램핑(down ramping) 전압이다.
편향 회로(101)에서 DC 피드백을 제공하는 저항(R10 및 R11)은 밀러 적분 캐패시터(Miller intergrating: capacitor:C10)의 단자(20)와 단자(23) 사이에 직렬로 접속된다. S-보정을 제공하는 캐패시터(C11)는 접지와, 저항(R10) 및 저항(R11) 사이의 접합 단자 사이에 접속된다. 저항(Rl2)과 캐패시터(Cl2)는 선형 보정을 제공하기 위해 저항(Rs)의 단자(21)와 캐패시터(C12)의 제2 단자(24) 사이에 직렬로 접속된다. 저항(R13)은 접지와, 저항(R12)과 캐패시터(C12)의 접합 단자 사이에 접속된다. 수직 귀선동안 캐패시터(C10)를 방전시키는 빠른 방전 통로를 제공하는 다이오드(D3)는, 수직 크기 제어를 제공하기 위해 단자(24)와, 저항(Rl5)의 와이퍼 단자 사이에 접속된다. 저항(R15)은 저항(R16)과 함께 저항(Rs) 양단에 접속된 직렬 회로 배열을 형성한다.
단(13)에 포함되는 펄스 발생기는 신호(150)의 대응 수직 동기 펄스에 따라 수직 주파수 신호(VRES)를 발생한다. 트랜지스터 스위치(02)는 수직 주파수 신호(VRES)에 따라 수직 주파수로 동작한다. 트랜지스터(Q2)의 콜렉터 전극은 저항(R17)을 통해 캐패시터(C10)의 단자(23)에 접속된다. 트랜지스터(Q2)의 에미터 전극은 접지된다. 저항(R17)은, 트랜지스터 스위치(Q2)가 도통할 때, 부분적으로 방전되는 수직 귀선동안 캐패시터(C10)의 방전율을 제어한다. 캐패시터(C10)의 단자(23)와 연결되지 않은 저항(R17)의 단자는 전치증폭기(26)의 비반전 입력 단자에 접속된다. 전치증폭기(26)는 네거티브 피드백 루프를 완성하기 위해 증폭기(18)의 입력 단자(16)에 접속되는 출력 단자를 가진다.
피드백 장치는 수직 증폭기(18)로 하여금, DC 전압 성분, 즉, 도시한 바와 같이, +12.5 볼트의 평균값을 갖는 수직 톱니파 전압(VV)의 다운 램핑 부분(28)을 발생하도록 한다. 전압(VV)은 권선(LV)에 흐르는 편향 전류(iV)를 발생한다. 수직 전류(iV)는 다운 램핑 전압인, 저항(Rs)에 걸린 대응 톱니파 전압(22)을 발생한다. 또한, 수직 전류(iV)는 공지된 방법으로 캐패시터(CV) 양단에서 수직 주파수 파라볼라 전압(VP)을 발생한다. 파라볼라 전압(VP)은 톱니파 전압(22)이 발생되는 단자(21)에 관계된다. 예를 들어, 12.5 볼트일 수 있는, 전압(VP)의 DC 평균값은, 전압(VV)의 DC 전압 성분으로부터 발생된다. 캐패시터(CV)와 권선(LV) 사이에 접속되는 단자(20)는 에미터 저항(60)을 통해, PNP 트랜지스터(Q3)의 에미터 전극에 접속된다.
본 발명의 한 형태에 따르면, DC 전압 성분을 포함하는 단자(20)에서 발생된 전압(V20)은 트랜지스터(Q3)의 에미터에 DC 접속된다. 전압(V20)은 저항(61. 62)을 포함하는 DC 전압 분배기를 통해 트랜지스터(Q3)의 베이스 전극에 접속된다. 저항(61)은 트랜지스터(Q3)의 베이스와 단자(20) 사이에 접속된다. 단자(21)는 캐패시터(CV)와 저항(Rs) 사이에 접속된다. 저항(62)은 트랜지스터(03)의 베이스와 단자 (61) 사이에 접속된다. 트랜지스터(Q3)의 콜렉터 전극은 부하 저항(64)을 통해 접지에 접속된다.
본 발명의 다른 형태에 따르면, 저항(61, 62)은 전압(V20)으로부터 유도되어 트랜지스터(Q3)의 베이스에서 발생되는 DC 전압 크기를 결정한다. PNP 트랜지스터의 선형 동작을 위해 요구되는 바와 같이, 콜렉터 전압(VC)이 베이스 전압보다 낮은 포지티브로 유지되도록 베이스 전극 전압이 선택된다.
수직 주파수에서 저항(61)에 비해 작은 임피던스를 갖는 캐패시터(63)는 저항(62)에 병렬로 접속된다. 전압(VP)의 전체 AC 파라볼라 성분은 실질적으로 트랜지스터(Q3)의 에미터와 단자(20) 사이 에미터 저항(60) 양단에서 발생된다. 전압(VP) AC 수직 주파수 파라볼라 성분은, 콜렉터 부하 저항(64)에 걸린 전압(VC)의 증폭된 파라볼라 전압 성분을 발생시키는 트랜지스터(Q3)의 콜렉터 전류(iC)의 수직 주파수 파라볼라 성분을 발생시킨다.
전압(VP)은 단자(20, 21) 사이에서 발생된다 톱니파 전압(22)은 단자(21)와 접지 사이에서 발생된다. 수직 주파수 파라볼라 형태로 발생하는 단자(20, 21) 사이의 전압 변화는 수직 주파수 파라볼라 형태로 콜렉터 전류(iC)의 전류 변화를 발생한다. 다른 한편. 수직 주파수 톱니파 형태로 발생하는 단자(21)의 전압 변화는 전류(iC)에서 아무런 변화도 발생하지 않는다. 그러므로 전류(iC)는 톱니파 전압(22)에 의해 영향받지 않는다. 전류(iC)로부터 발생되는 콜렉터 전압(VC)의 제1 부분은 임의의 톱니파 파형 성분을 포함하지 않는다. 그러므로, 트랜지스터(Q3)는 전압(VP)으로부터 유도되는 파라볼라 파형을 갖는 전압(VC)의 제1 부분을 발생한다. 전압(VP)은 톱니파 전압(22)이 발생되는 단자(21)에 기준한다. 반대로, 전압(VC)의 제1 부분은 접지에 기준하며 임의의 톱니파 전압 성분을 포함하지 않는다.
단자(21)와 트랜지스터(Q3)의 콜렉터 사이에 접속된 저항(66)은, 트랜지스터(Q3)의 콜렉터 전류(iC)의 파라볼라 전류 성분인 전압(VC)의 제1 부분과 톱니파 전압(22)을 합성함으로써 사다리형 왜곡 보정을 제공한다. 이러한 방법으로, 톱니파 형태로 변화하는 전압(VC)의 제2 부분이 발생된다.
저항(61, 62)이 고 입력 임피던스를 형성하는 트랜지스터(Q3)의 베이스에 접속되기 때문에, 저항(61, 62)의 값은 비교적 크다. 그러므로, 저항(62)을 바이패스하는 캐패시터(63)는 비교적 낮은 캐패시턴스를 가진다. 저 캐패시턴스를 갖는 캐패시터(63)를 사용하는 것은 캐패시터(63)의 비용을 감소시킨다.
트랜지스터(Q3)는 단자(20)에서 전압(V20)의 DC 평균 전압으로부터 에미터, 베이스 및 콜렉터 DC 전압을 유도한다. 이러한 장치는 전압(VP)으로부터 전압(VC)을 발생하는데 필요한 회로망을 단순화시키는 장점이 있다.
트랜지스터(Q3)의 콜렉터 전압(VC)은 에미터 펄로워로 동작하는 트랜지스터(Q4)와, DC 블럭킹 캐패시터(65)를 통해, 수직 주파수 전압(VIN)이 발생되는 단자(111a)에 접속된다. 그 결과, 전압(VIN)은 이스트-웨스트 핀쿠션 왜곡 보정에 요구되는 현저한 수직 주파수 파라볼라 성분 부분을 포함한다. 브랜지스터(Q4)의 콜렉터는 단자(20)에 접속된다. DC 전류는 트랜지스터(Q3, Q4)의 콜렉터와 권선(LV)을 통해 흐른다.
본 발명의 또 다른 형태에 따르면, 트랜지스터(Q3 및 Q4)를 통하는 DC 콜렉터 전류를 사용하여 수직 센터링을 얻는다. 수직 센터링은, 예를 들어. 수직 귀선 시간이 짧게 유지될 때 필요하다.

Claims (20)

  1. 수직 주파수의 입력 신호(VRES)의 신호원(13)과, 음극선관에 배치된 수직 편향 권선(LV)과, 양단에서 편향 전류 표시 전압(22)을 발생하는 임피던스(RS)와, 상기 임피던스와 상기 수직 편향 권선에 직렬로 접속되어 직렬 회로 배열(series arrangement)을 형성하는 캐패시터(CV)와, 상기 입력 신호 및 상기 편향 전류 표시 전압에 응답하고 상기 직렬 회로 배열에 연결되어, 상기 직렬 회로 배열을 흐르며, 상기 제1 및 제2 단자 사이의 전 압차(VP)가 상기 수직 주파수에서 파라볼라 형태로 변화하도록 상기 수직 주파수로 변화하는 제1 전압(22) 및 제2 전압(V20)을 상기 캐패시터의 제1 단자(21) 및 제2 단자(20) 각각에서 발생하는 수직 편향 전류(iV)를 발생하는 수직 편향 증폭기(26, 18)를 포함하는, 음극선관의 디스플레이 스크린 상에 전자빔의 랜딩을 제어하는 비디오 장치에 있어서, 상기 캐패시터 양단에 접속된 제1 단자(에미터) 및 제2 단자(베이스)를 가지며, 제3 단자(콜렉터)에서 상기 전압차에 따라 결정된 출력 신호(VC)를 발생하는 트랜지스터(Q3)와, 상기 캐패시터의 상기 제1 단자(21)와, 상기 캐패시터의 제2 단자(20)와, 상기 편향 권선(LV) 중 최소한 하나(LV)를 통해, 상기 트랜지스터(Q3)에 접속되는 동작 DC 전압을 상기 트랜지스터(Q3)의 한 쌍(베이스, 에미터)의 단자 사이에서 발생하는 수단(IC1)과, 상기 출력 신호(VC)에 응답하여, 상기 음극선관에 상기 출력 신호를 인가함으로써, 수직 편향에 따라 변화하는 방법으로 상기 전자빔의 랜딩을 제어하는 수단(111)을 더 포함하는 것을 특징으로 하는 비디오 장치.
  2. 제1항에 있어서, 상기 인피던스는 편향 전류 샘플링 저항(RS)을 포함하는 것을 특징으로 하는 비디오 장치.
  3. 제2항에 있어서, 상기 편향 전류는, 상기 편향 전류 샘플링 저항에 흘러서, 상기 캐패시터의 제1 및 제2 단자중 하나(21)와 공통 컨덕터(접지) 사이에서 톱니파 전압(22)을 발생하는 것을 특징으로 하는 비디오 장치.
  4. 제3항에 있어서, 상기 트랜지스터에 흐르는 전류(iC)는, 톱니파형을 갖는 임의의 전류 성분을 포함하지 않는 것을 특징으로 하는 비디오 장치.
  5. 제3항에 있어서, 상기 톱니파 전압(22)에 응답하여, 상기 출력 신호(VC)와 상기 톱니파 전압(22)을 합성함으로써 사다리꼴 보정(trapezoidal correction)을 제공하는 수단(66)을 더 포함하는 것을 특징으로 하는 비디오 장치.
  6. 제1항에 있어서, 상기 트랜지스터(Q3)의 상기 단자 중 하나(베이스)에 접속된 출력 단자(61, 62의 접합부)와, 상기 DC 전압 발생 수단(IC1)에 접속된 입력 단자(상부 61)를 갖는 DC 전압 분배기(61, 62)를 더 포함하는 것을 특징으로 하는 비디오 장치.
  7. 제6항에 있어서, 상기 트랜지스터(Q3)의 제1 및 제2 단자 중 하나(베이스)와, 제2 캐패시터의 상기 제1 및 제2 단자 중 하나(21) 사이에 접속되며, 상기 전압차(VP)를 상기 트랜지스터에 AC 접속시켜, 상기 전압 분배기(61, 62)로 하여금 상기 전압차의 AC 성분을 현저히 감쇠하지 않게 하는 것을 방지하는 상기 제2 캐피시터(63)를 더 포함하는 것을 특징으로 하는 비디오 장치.
  8. 제1항에 있어서, 상기 편향 전류의 대부분은 상기 캐패시터(CV)의 각각과 상기 임피던스(RS)에 흐르는 것을 특징으로 하는 비디오 장치.
  9. 제1항에 있어서, 상기 트랜지스터(Q3)는 상기 편향 권선에 흐르는 K 전류(DC 성분 iC)를 도통시켜 수직 센터링(vertical centering)을 제공하는 것을 특징으로 하는 비디오 장치.
  10. 제1항에 있어서, 상기 트랜지스터(Q3)의 상기 제1 단자(에미터)는 상기 캐패시터(CV)와 상기 편향 권선(LV) 사이에 접속되고, 상기 트랜지스터의 제2 단자(베이스)는 상기 캐패시터(CV)와 상기 임피던스(RS) 사이에 접속되는 것을 특징으로 하는 비디오 장치.
  11. 제1항에 있어서, 상기 전자빔 렌딩 제어 수단은, 상기 출력 신호(VC)에 따른 이스트-웨스트 래스터 왜곡 보정(East-West raster dostortion correction)을 제공하는 이스트-웨스트 래스터 왜곡 보정 회로(111)를 포함하는 것을 특징으로 하는 비디오 장치.
  12. 제1항에 있어서, 상기 전압차(VP)의 소정의 진폭은, 보다 큰 진폭의 상기 출력 신호(VC)를 발생하는데. 이 출력 신호의 크기는 상기 제2 전압(V20)의 동일 소정 크기에 의해서 상기 출력 신호에서 발생된 출력 신호 크기보다 큰 것을 특징으로 하는 비디오 장치.
  13. 제1항에 있어서, 상기 트랜지스터(Q3)는 공통 에미터 증폭기 구성으로 동작하는 것을 특징으로 하는 비디오 장치.
  14. 제1항에 있어서, 상기 출력 신호(VC)의 진폭은, 상기 제1 전압(22) 및 제2 전압(V20)의 각각에 의한 것뿐 보다도 상기 전압차(VP)에 의해 영향을 더 받는 것을 특징으로 하는 비디오 장치.
  15. 제14항에 있어서, 상기 제1 전압(22)은 톱니파 전압인 것을 특징으로 하는 비디오 장치.
  16. 수직 주파수의 입력 신호(VRES)의 신호원(13)과, 음극선관에 배치된 수식 편향 권선(LV)과, 톱니파 전압(22)을 발생하는 임피던스(RS)와, 상기 인피던스와 상기 편향 권선 사이에 접속되어, 제1 접합부 단자(20)가 상기 캐패시터와 상기 편향 권선 사이에 접속되고 제2 접합부 단자(21)가 상기 캐패시터와 상기 임피던스 사이에 접속되는, 수직 편향 전류(iV)의 전류 경로를 형성하는 캐패시터(CV)와, 상기 입력 신호 및 상기 톱니파 전압에 응답하여, 상기 수직 편향 전류를 발생하는 수직 펼향 증폭기(26, 18)를 포함하는, 음극선관의 디스플레이 스크린 상에 전자빔의 랜딩을 제어하는 비디오 장치에 있어서, 상기 제1 접합부에 접속된 제1 주 전류 도통 단자(에미터)와, 상기 제2 접합부에 접속된 제어 단자(베이스)를 가지며, 제3 주 전류 도통 단자(콜렉터)에서, 상기 제1 접합부 단자와 상기 제2 접합부 단자 사이의 전압차(VP)에 따른 수직 주파수의 파라볼라 형태로 변화하는 출력 신호(VC)를 발생하는 트랜지스터(Q3)와, 상기 편향 권선을 통해 상기 트랜지스터에 접속된 DC 전압 발생 수단(IC1)과, 상기 출력 신호(VC)에 응답하여, 상기 출력 신호를 상기 음극선관에 인가함으로써,. 수직 편향에 따라 변화하는 방법으로 상기 전자빔의 랜딩을 제어하는 수단(111)을 더 포함하는 것을 특징으로 하는 비디오 장치.
  17. 수직 주파수의 입력 신호(VRES)의 신호원(13)과, 음극선관에 배치된 수직 편향 권선(LV)과, 상기 편향 권선에 접속되어, 상기 편향 권선과 함께 직렬 회로 배열을 형성하는 캐패시터(CV)와, 상기 입력 신호에 응답하여, 상기 캐패시터의 단자 중 하나(20)에서의 전압이 DC 전압 성분을 포함하도록, 상기 캐패시터의 제1 단자(20) 및 제2 단자(21) 각각에서 제1 수직 주파수 전압(V20) 및 제2 수직 주파수 전압(22)을 발생하기 위해, 상기 직렬 회로 배열에서 상기 수직 편향 전류를 발생하는 수직 편향 증폭기(26, 18)를 포함하는, 음극선관의 디스플레이 스크린 상에 전자빔의 랜딩을 제어하는 비디오 장치에 있어서, 상기 캐패시터의 제1 및 제2 단자에 각각 접속하는 제1 입력 단자(에미터) 및 제2 입력 단자(베이스)를 갖고, 출력 단자(콜렉터)에서, 상기 캐패시터의 제1 및 제2 단자 사이의 전압차에 따라 수직 주파수에서 파라볼라 형태로 변화하는 출력 신호(VC)를 발생하여, 상기 DC 전압 성분이 상기 트랜지스터의 제1 입력 단자에 DC 접속되도록 하는 트랜지스터(Q3)와, 상기 출력 신호(VC)에 응답하여, 상기 음극선관에 상기 출력 신호를 인가함으로써, 상기 수직 편향에 따라 변화하는 방법으로 상기 전자빔의 랜딩을 제어하는 수단(111)을 더 포함하는 것을 특징으로 하는 비디오 장치.
  18. 제17항에 있어서, 상기 캐패시터와 직렬로 연결되고 상기 직렬 회로 대열에 포함되는 임피던스(RS)로서, 상기 캐패시터가 상기 임피던스와 상기 편향 권선과의 사이에 배치되는 상기 임피던스를 더 포함하고, 상기 DC 전압 성분은 상기 캐패시터의 단자 중 임피던스 반대편의 단자(20)에서 발생하는 것을 특징으로 하는 비디오 장치.
  19. 제18항에 있어서, 상기 트랜지스터의 제2 입력 단자(베이스)는, 상기 캐패시터의 단자 중 상기 편향 권선 반대편 단자(21)에 DC 접속되는 것을 특징으로 하는 비디오 장치.
  20. 제17항에 있어서, 상기 트랜지스터(Q3)의 상기 제2 입력 단자(베이스)에 상기 DC 전압 성분의 일부를 접속시키는 전압 감쇠기(61, 62)와, 상기 전압 감쇠기를 바이패스(bypass)하는 방법으로 상기 트랜지스터의 제2 입력 단자에 상기 제1 및 제2 수식 주파수 전압 줌 하나(22)를 접속시키는 제2 캐패시터(63)를 더 포함하는 것을 특징으로 하는 비디오 장치.
KR1019910006475A 1990-04-30 1991-04-23 파라볼라 전압 발생 회로 KR100233758B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US516,393 1990-04-30
US07/516,393 US4965495A (en) 1990-04-30 1990-04-30 Parabolic voltage generating circuit

Publications (1)

Publication Number Publication Date
KR100233758B1 true KR100233758B1 (ko) 1999-12-01

Family

ID=24055376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006475A KR100233758B1 (ko) 1990-04-30 1991-04-23 파라볼라 전압 발생 회로

Country Status (10)

Country Link
US (1) US4965495A (ko)
EP (1) EP0455146B1 (ko)
JP (1) JP3422801B2 (ko)
KR (1) KR100233758B1 (ko)
CA (1) CA2040252C (ko)
DE (1) DE69117574T2 (ko)
ES (1) ES2085373T3 (ko)
FI (1) FI102801B1 (ko)
MY (1) MY106126A (ko)
SG (1) SG93765A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9218735D0 (en) * 1992-09-04 1992-10-21 Thomson Consumer Electronics Horizontal deflection waveform correction circuit
US5355058A (en) * 1993-07-29 1994-10-11 Thomson Consumer Electronics, Inc. Horizontal deflection waveform correction circuit
US6677874B1 (en) * 2003-01-23 2004-01-13 Ess Technology, Inc. Analog-to-digital converter
KR100834110B1 (ko) * 2007-01-25 2008-06-02 한국과학기술원 상류 충전탑 세포재순환 장치가 장착된 다단계 ｃｓｔｒ생물반응기 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8331283D0 (en) * 1983-11-23 1983-12-29 Rca Corp E-w correction by yoke sink current control
SE8405770L (sv) * 1983-11-25 1985-05-26 Rca Corp Krets for korrigering av distorsion i televisionsraster
GB8506107D0 (en) * 1985-03-08 1985-04-11 Rca Corp East-west vertical parabola shaper
US4675580A (en) * 1985-09-30 1987-06-23 Rca Corporation Parabolic voltage generating circuit
US4794307A (en) * 1986-11-04 1988-12-27 Haferl Peter E Raster distortion correction for a deflection circuit
US4843285A (en) * 1988-07-05 1989-06-27 Thomson Consumer Electronics, Inc. Vertical tracking circuit

Also Published As

Publication number Publication date
DE69117574D1 (de) 1996-04-11
JP3422801B2 (ja) 2003-06-30
FI102801B (fi) 1999-02-15
EP0455146A3 (en) 1992-03-04
SG93765A1 (en) 2003-01-21
FI102801B1 (fi) 1999-02-15
EP0455146B1 (en) 1996-03-06
CA2040252A1 (en) 1991-10-31
US4965495A (en) 1990-10-23
DE69117574T2 (de) 1996-09-19
CA2040252C (en) 1994-08-23
FI912059A0 (fi) 1991-04-29
EP0455146A2 (en) 1991-11-06
MY106126A (en) 1995-03-31
FI912059A (fi) 1991-10-31
JPH04229773A (ja) 1992-08-19
ES2085373T3 (es) 1996-06-01

Similar Documents

Publication Publication Date Title
US4329729A (en) Side pincushion modulator circuit with overstress protection
CA1145480A (en) Side pincushion correction modular circuit
JPS6239591B2 (ko)
JP3617669B2 (ja) テレビジョン偏向装置
KR950013409B1 (ko) 편향 주파수에 관계되는 주파수에서 패러볼릭 파형을 발생시키는 디스플레이 회로
JP2989614B2 (ja) ラスタサイズ調整回路
KR100233758B1 (ko) 파라볼라 전압 발생 회로
US4587465A (en) Dynamic focus circuit
US4464612A (en) Circuit arrangement for a picture display device for generating a sawtooth-shaped line deflection current
US5463290A (en) Power supply stabilization circuit with separate AC/DC negative feedback paths
GB2194717A (en) Horizontal width correction apparatus for multi-scan frequency monitors
US3914650A (en) Television display apparatus provided with a circuit arrangement for generating a sawtooth current through a line deflection coil
US4794307A (en) Raster distortion correction for a deflection circuit
GB2340707A (en) Dynamic focus voltage amplitude controller
KR970005218B1 (ko) 래스터 왜곡이 정정된 편향 장치 텔레비젼 편향 장치
EP0370660B1 (en) Power supply protection circuit
US4780648A (en) Deflection apparatus
US4187451A (en) Color picture display device with a circuit for generating a screen grid voltage
KR0137275B1 (ko) 텔레비젼 편향 장치
EP0332089B1 (en) Protection arrangement of a deflection circuit
US5925991A (en) Electron beam focus voltage circuit
EP0266996B2 (en) Raster correction circuit
FI73345C (fi) Kopplingsarrangemang foer korrigering av horisontella kudd-distortioner.
FI59497B (fi) Regleringssystem foer hoegspaenning
GB1574506A (en) Line sawtooth deflection current generator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070906

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee