JPS6024648A - 仮想計算機システム内組入れ中央処理装置決定処理方法 - Google Patents
仮想計算機システム内組入れ中央処理装置決定処理方法Info
- Publication number
- JPS6024648A JPS6024648A JP13318783A JP13318783A JPS6024648A JP S6024648 A JPS6024648 A JP S6024648A JP 13318783 A JP13318783 A JP 13318783A JP 13318783 A JP13318783 A JP 13318783A JP S6024648 A JPS6024648 A JP S6024648A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- computer system
- processing unit
- virtual computer
- channel control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
囚 発明の技術分野
本発明り、仮想計算機システム内組入れ中央処理装置決
定処理方法、＊にチャネル・クロス−コールを仮想計算
機システムが使用可能とすると共にオペレーション豊シ
ステム（ｏｓ）Ｋ対しても上記チャネル会クロス・コー
ルを見せるようにした仮想計算機システムにお埴て、Ｏ
８がみる中央処理装ｋ・チャネル制御装置対応に合わせ
るように仮想計算機システムにおける中央処理装置・チ
ャネル制御装置対応を決定するようにした中央処理装置
決定処理方法に関するものである。
定処理方法、＊にチャネル・クロス−コールを仮想計算
機システムが使用可能とすると共にオペレーション豊シ
ステム（ｏｓ）Ｋ対しても上記チャネル会クロス・コー
ルを見せるようにした仮想計算機システムにお埴て、Ｏ
８がみる中央処理装ｋ・チャネル制御装置対応に合わせ
るように仮想計算機システムにおける中央処理装置・チ
ャネル制御装置対応を決定するようにした中央処理装置
決定処理方法に関するものである。
（Ｂｌ 技術の背景と問題点
データ処理システムがもつ中央処理装置や主記憶装置や
入出力系など実装置をいわば共用する形で、複数の仮想
計算機を構成することが知られている。このような仮想
計算機システムをチャネル・クロス・コールをもつチャ
ネル制御装置を含めて適用しようとすると、１つの技術
上の問題が生じる。
入出力系など実装置をいわば共用する形で、複数の仮想
計算機を構成することが知られている。このような仮想
計算機システムをチャネル・クロス・コールをもつチャ
ネル制御装置を含めて適用しようとすると、１つの技術
上の問題が生じる。
即ち、今仮に第１図図示の如く、＃０中央処理装置１−
０と＃１中央処理装置１−１と＃０チャネル制御装置２
−０と４１１チャネル制御装置２−１とが存在している
ものとし、Ｏ８の働らきとしては８例えば＃０チャネル
制御装置 ２−０からの割込み要求は＃０中央処理装置
１−ｏが受取って処理し、＃１チャネル制御装置２−１
からの割込み要求は＃１中央処理装置１−１が受取って
処理するようにＩ１０割込マスクを設定しているものと
する。このような状況の下で仮想計算機システムが立上
げられるとき、仮想計算機システムとしては９例えば第
１図図示点線で囲うような形で。
０と＃１中央処理装置１−１と＃０チャネル制御装置２
−０と４１１チャネル制御装置２−１とが存在している
ものとし、Ｏ８の働らきとしては８例えば＃０チャネル
制御装置 ２−０からの割込み要求は＃０中央処理装置
１−ｏが受取って処理し、＃１チャネル制御装置２−１
からの割込み要求は＃１中央処理装置１−１が受取って
処理するようにＩ１０割込マスクを設定しているものと
する。このような状況の下で仮想計算機システムが立上
げられるとき、仮想計算機システムとしては９例えば第
１図図示点線で囲うような形で。
＃０チャネル制御装置２−０と＃１中央処理装置１−１
とを対応づけて描該仮想計３１機システムに組入れるこ
とが生じる。これは、上記組入れる場合の対応は任意で
あり、第２図を参照して後述する如く成る種の処理によ
っていわけ自から当該対応が決まってしまうからである
。
とを対応づけて描該仮想計３１機システムに組入れるこ
とが生じる。これは、上記組入れる場合の対応は任意で
あり、第２図を参照して後述する如く成る種の処理によ
っていわけ自から当該対応が決まってしまうからである
。
仮にＭ１図図示点線で囲うような形で仮想ｉｔ ｎ機−
システムにおける対応が趣択されたとすると。
システムにおける対応が趣択されたとすると。
例えば４＃０チャネル制御装置２−０からの割込み要求
は仮想Ｈし算機システムの制御の下で４１−１中央処理
装置１−１が受取ってしまう形となり１４１中央処理装
置１−０が一１＃０チヤネル制御装置２−〇を使用して
行った入出力制御に関しても、対応する割込み要求が＃
１中央処理装置１−１側に非所望に刈取られることとな
る。したがって、このような場合には、仮想計算機シス
テムが、いわばその都度、＃０中央処理装置１−０に通
知するなどの対策をとることが必要となる。なお、第１
図図示の符号３は入出力デバイスを表わしている。
は仮想Ｈし算機システムの制御の下で４１−１中央処理
装置１−１が受取ってしまう形となり１４１中央処理装
置１−０が一１＃０チヤネル制御装置２−〇を使用して
行った入出力制御に関しても、対応する割込み要求が＃
１中央処理装置１−１側に非所望に刈取られることとな
る。したがって、このような場合には、仮想計算機シス
テムが、いわばその都度、＃０中央処理装置１−０に通
知するなどの対策をとることが必要となる。なお、第１
図図示の符号３は入出力デバイスを表わしている。
ＩｃＩ 発明の目的と構成
本発明は上記の点を解決することを目的としており８本
発明の仮想計算機システム内組入れ中央処理装置決定処
理方法は、少なくとも２つの中央処理装置と少なくとも
２つのチャネル制御装置とをそなえてなシ、所定のチャ
ネル制御装置に対して所定の中央処理装置が対応づけら
れた形で動作するオペレーション・システムが存在する
と共に。
発明の仮想計算機システム内組入れ中央処理装置決定処
理方法は、少なくとも２つの中央処理装置と少なくとも
２つのチャネル制御装置とをそなえてなシ、所定のチャ
ネル制御装置に対して所定の中央処理装置が対応づけら
れた形で動作するオペレーション・システムが存在する
と共に。
上記チャネル制御装置の任意の１つを選択して上記中央
処理装置の任意の１つと対応づけて仮想計算機システム
を！ｎ成できるようにしたデータ処理システムにおいて
、上記仮想計算機システムは。
処理装置の任意の１つと対応づけて仮想計算機システム
を！ｎ成できるようにしたデータ処理システムにおいて
、上記仮想計算機システムは。
当該仮想′計算機システムが立上げられた際における上
記チャネル制御装置と上記中央処理装置との対応状態を
調べ、当該対応状態が上記オペレーション・システムが
有する上記対応と異なる対応にある際に、当該立上げ時
に対応づけられた中央処理装置が、上記オペレーション
Φシステムによる上記対応によって対応づけられている
他の中央処理装置に対して命令を発して当該他の中央処
理装置を当該仮想ηｔ Ｆ？： １１システムに組入れ
、かつ上記命令を発した中央処理装置を当該仮想計算機
システムから除外するようにしたことを特徴としている
。以下図面を参照しつつ説明する。
記チャネル制御装置と上記中央処理装置との対応状態を
調べ、当該対応状態が上記オペレーション・システムが
有する上記対応と異なる対応にある際に、当該立上げ時
に対応づけられた中央処理装置が、上記オペレーション
Φシステムによる上記対応によって対応づけられている
他の中央処理装置に対して命令を発して当該他の中央処
理装置を当該仮想ηｔ Ｆ？： １１システムに組入れ
、かつ上記命令を発した中央処理装置を当該仮想計算機
システムから除外するようにしたことを特徴としている
。以下図面を参照しつつ説明する。
（Ｄ） 発明の実施例
Ｍ２図は本発明による中央処理装置決定処理方法を表わ
す一実施例フローチャートを示す。
す一実施例フローチャートを示す。
例えば第１図図示の如きデータ処理システムにおいて、
今仮に図示しないコンソールから、仮想計算機システム
の立上げが行われるものとする。
今仮に図示しないコンソールから、仮想計算機システム
の立上げが行われるものとする。
（１） こ−の場合、第２図図示ノｒ Ａ Ｖ Ｍ −
共用ＣＨＰの決定処理」４が行われる。該処理４におい
ては、システム編采で指定された初期設定用コンソール
・アドレス（例えば００９）に対して、任意の１つのチ
ャネル制φ１１装置の機番（例えば０）を付加して「０
．００９Ｊの番号を用いて、テストＩ１０命令（以下Ｔ
ＩＯ命令と呼ぶ）を発する。そして９次いで他の１つの
チャネル制御装置の機番（例えば１）を付加してｒｌ、
００？」の番号を用いて、ＴＩＯ命令を発する。チャネ
ル制御装置が更に存在すれば、すべてのチャネル制御装
置に対応してＴＩＯ命令を発する。
共用ＣＨＰの決定処理」４が行われる。該処理４におい
ては、システム編采で指定された初期設定用コンソール
・アドレス（例えば００９）に対して、任意の１つのチ
ャネル制φ１１装置の機番（例えば０）を付加して「０
．００９Ｊの番号を用いて、テストＩ１０命令（以下Ｔ
ＩＯ命令と呼ぶ）を発する。そして９次いで他の１つの
チャネル制御装置の機番（例えば１）を付加してｒｌ、
００？」の番号を用いて、ＴＩＯ命令を発する。チャネ
ル制御装置が更に存在すれば、すべてのチャネル制御装
置に対応してＴＩＯ命令を発する。
（２） 上記各ＴＩＯ命令を発したとき、上記初期設定
用コンソールが接続されているチャネル制御装置に関し
ては、上記ＴＩＯ命令に対応してコンディション・コー
ド（ＣＣ）がＣＣ＝５以外の値をとるものとなる。この
ことがら、ＣＯＮ２となったチャネル制御装置例えば４
ｔｏチャネル制御装置２−０をして、仮想計算機システ
ムに用いられるチャネル制御装置（共用ＣＨＰと呼ぶ）
として選定される。
用コンソールが接続されているチャネル制御装置に関し
ては、上記ＴＩＯ命令に対応してコンディション・コー
ド（ＣＣ）がＣＣ＝５以外の値をとるものとなる。この
ことがら、ＣＯＮ２となったチャネル制御装置例えば４
ｔｏチャネル制御装置２−０をして、仮想計算機システ
ムに用いられるチャネル制御装置（共用ＣＨＰと呼ぶ）
として選定される。
（３） 次いで、第２図図示の［システムに接続された
Ｃ’ ＨＰの確認処理」５が行われる。該処理５におい
ては、上記選定された＃０チャネル制御装ｊ／Ｌ２ ０
以外に、どのようなチャネル制御装置Ｉｌが当該データ
処理システム（成心計算機システムではない）に接続さ
れているかをチェックするものである。このだめにはチ
ャネル制御装置の機番と入出力デバイスの機番とを対応
づけて、ＴＩ’Ｏ命令を発してゆく。即ち、チャネル制
御装置の機番が０〜３の範囲であり、かつ入出力デバイ
スの機番が０００〜ＦＦＦの範囲である場合には、夫々
に対してＴＩＯ命令を発してゆく。
Ｃ’ ＨＰの確認処理」５が行われる。該処理５におい
ては、上記選定された＃０チャネル制御装ｊ／Ｌ２ ０
以外に、どのようなチャネル制御装置Ｉｌが当該データ
処理システム（成心計算機システムではない）に接続さ
れているかをチェックするものである。このだめにはチ
ャネル制御装置の機番と入出力デバイスの機番とを対応
づけて、ＴＩ’Ｏ命令を発してゆく。即ち、チャネル制
御装置の機番が０〜３の範囲であり、かつ入出力デバイ
スの機番が０００〜ＦＦＦの範囲である場合には、夫々
に対してＴＩＯ命令を発してゆく。
（４） 当該処理（３）におけるＴＩＯ命令に対応して
。
。
成るチャネル制御装置に連けいされている少なくとも１
つの入出力デバイスを指定した際にＣＯＮ２であったと
すると、当該チャネル制御装置は上記データ処理システ
ムに接続されていることが判明する。
つの入出力デバイスを指定した際にＣＯＮ２であったと
すると、当該チャネル制御装置は上記データ処理システ
ムに接続されていることが判明する。
（５） 次いで、第２図図示の「システムに接続された
ＣＰＵおよび共用ＣＰＵの確認処理」６が行われる。該
処理乙においては、ストア・コンフィグレーション・レ
ジスタ（５ＴＣＦＲ）命令によって。
ＣＰＵおよび共用ＣＰＵの確認処理」６が行われる。該
処理乙においては、ストア・コンフィグレーション・レ
ジスタ（５ＴＣＦＲ）命令によって。
当該データ処理システムに接続されている中火処理装置
を調べるようにする。−１：だストアＣＰＵアドレス（
ＳＴＡＰ）命令によって、仮想ム１算槻システム（第１
図図示点線枠内）に組入れられようとしている中央処理
装置（共用ＣＰＵと呼ぶ）を知ることができる。
を調べるようにする。−１：だストアＣＰＵアドレス（
ＳＴＡＰ）命令によって、仮想ム１算槻システム（第１
図図示点線枠内）に組入れられようとしている中央処理
装置（共用ＣＰＵと呼ぶ）を知ることができる。
（６） 次いで、第２図図示の「共用ＣＰＵ番号チェッ
ク処理」７が実行される。第１図を参照して述べた如く
、Ｏ８による中央処理装置・チャネル制御装置対応は、
＃０中央処理装置に対して＃０チャネル制御装置が対応
づけられている如く、偶数ナンバのチャネル制御装置が
偶数ナンバの中央処理装置と対応づけられ、また奇数ナ
ンバのチャネル制御装置が奇数ナンバの中央処理装置π
と対応づけられているものとするとき、上記処理（２）
によって選定されたチャネル制御装置の機番と処理（５
）によって調べられた中央処理装置の機番とが、奇・偶
あるいは偶・奇の関係にあったとすると、第２図図示の
「共用ＣＰＵの切りかえ処理」８を実行する。偶・偶あ
るいは奇・奇の関係にあれば、当該処理８は実行しない
。
ク処理」７が実行される。第１図を参照して述べた如く
、Ｏ８による中央処理装置・チャネル制御装置対応は、
＃０中央処理装置に対して＃０チャネル制御装置が対応
づけられている如く、偶数ナンバのチャネル制御装置が
偶数ナンバの中央処理装置と対応づけられ、また奇数ナ
ンバのチャネル制御装置が奇数ナンバの中央処理装置π
と対応づけられているものとするとき、上記処理（２）
によって選定されたチャネル制御装置の機番と処理（５
）によって調べられた中央処理装置の機番とが、奇・偶
あるいは偶・奇の関係にあったとすると、第２図図示の
「共用ＣＰＵの切りかえ処理」８を実行する。偶・偶あ
るいは奇・奇の関係にあれば、当該処理８は実行しない
。
（７）上記処理８においては９例えば当面共用ＣＰＵと
されている＃１中央処理装置１−１が、他の中央処理装
置１−０に対して、シグナル・プロセッサ（８ＩＧＰ）
命令を発し、中央処理装置１−０をリスタートせしめる
。また自己中央処理装置１−１は当該８ＩＧＰ命令でス
トップをかけられる。
されている＃１中央処理装置１−１が、他の中央処理装
置１−０に対して、シグナル・プロセッサ（８ＩＧＰ）
命令を発し、中央処理装置１−０をリスタートせしめる
。また自己中央処理装置１−１は当該８ＩＧＰ命令でス
トップをかけられる。
これによって、共用ＣＰＵが切りかえられる。
（８） 次いで、第２図図示の「共用ＣＰＵに対応する
Ｉ１０割込みマスク（ＣＲ２、３）だけをひらく処理」
９が実行される。即ち、上記の場合、＃ｏ中央処理装置
１−０における制御レジスタにおいて偶数ナンバのチャ
ネル制御装置からの割込み吸水を受取るように割込みマ
スクがひらがれる。
Ｉ１０割込みマスク（ＣＲ２、３）だけをひらく処理」
９が実行される。即ち、上記の場合、＃ｏ中央処理装置
１−０における制御レジスタにおいて偶数ナンバのチャ
ネル制御装置からの割込み吸水を受取るように割込みマ
スクがひらがれる。
（Ｅｌ 発明の詳細
な説明した如く２本発明によれは、Ｏ８Ｋ対応したチャ
ネル制御装置φ中央処理装置対応が。
ネル制御装置φ中央処理装置対応が。
仮想計算機システムにおける対応と合致することとなり
、仮想計算機システムが非所望に割込みを刈取ってしま
うおそれがない。
、仮想計算機システムが非所望に割込みを刈取ってしま
うおそれがない。
第１図は本発明の前提問題を説明する説す１図。
第２図は本発明による中央処理装置決定処理方法を表わ
す一実施例フローチャートを示す。 図中、１は中央処理装置、２はチャネル制御装置を表わ
す。
す一実施例フローチャートを示す。 図中、１は中央処理装置、２はチャネル制御装置を表わ
す。
Claims (1)
- 少なくとも２つの中央処理装置と少なくとも２つのチャ
ネル制御装置とをそなえてなり、所定のチャネル制御装
置に対して所定の中央処理装置が対応づけられた形で動
作するオペレーション・システムが存在すると共に、上
記チャネル制御装置の任意の１つを選択して上記中央処
理装置の任意の１つと対応づけて仮想計算機システムを
惜成できるようにしたデータ処理システムにおいて、上
記仮想計算機システムは、当該仮想計算機システムが立
上げられた際における上記チャネル制御装置と上記中央
処理装置との対応状態を調べ、当該対応状態が上記オペ
レーション・システムが有スる上記対応と異なる対応に
ある際に、当該立上げ時に対応づけられた中央処理装置
が、上記オペレーション拳システムによる上記対応によ
って対応づけられている他の中央処理装置に対して命令
を発して当該他の中央処理装置を尚該仮想計算機システ
ムに組入れ、かつ上記命令を発した中央処理装置を当該
仮想計算機システムから除外するようＫしたことを０徴
とする仮想計算機システム内組入れ中央処理装置決定処
理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13318783A JPS6024648A (ja) | 1983-07-21 | 1983-07-21 | 仮想計算機システム内組入れ中央処理装置決定処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13318783A JPS6024648A (ja) | 1983-07-21 | 1983-07-21 | 仮想計算機システム内組入れ中央処理装置決定処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6024648A true JPS6024648A (ja) | 1985-02-07 |
| JPH046021B2 JPH046021B2 (ja) | 1992-02-04 |
Family
ID=15098726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13318783A Granted JPS6024648A (ja) | 1983-07-21 | 1983-07-21 | 仮想計算機システム内組入れ中央処理装置決定処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024648A (ja) |
-
1983
- 1983-07-21 JP JP13318783A patent/JPS6024648A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH046021B2 (ja) | 1992-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600805A (en) | Pass-through for I/O channel subsystem call instructions for accessing shared resources in a computer system having a plurality of operating systems | |
| CN100426238C (zh) | Vex-虚拟扩展框架 | |
| US4493034A (en) | Apparatus and method for an operating system supervisor in a data processing system | |
| WO1997010549A1 (fr) | Systeme de calcul electronique | |
| JPH05233162A (ja) | データ退避方式および保守機能を備えたデータ処理システム | |
| JPS6024648A (ja) | 仮想計算機システム内組入れ中央処理装置決定処理方法 | |
| JPH07225694A (ja) | 仮想計算機システム | |
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPS635780B2 (ja) | ||
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JPH0520104A (ja) | 仮想クラスタ間通信処理装置 | |
| EP0316251A2 (en) | Direct control facility for multiprocessor network | |
| JPH05736B2 (ja) | ||
| JP2752907B2 (ja) | 交換機におけるソフトウェア障害復旧方式 | |
| JP2707308B2 (ja) | 多目的プロセッサおよび多目的プロセッサを備えたデータ処理システム | |
| JPS63158650A (ja) | 情報処理装置 | |
| JPS584365B2 (ja) | リセツト制御システム | |
| JPH04251340A (ja) | 情報処理装置の保守制御方法 | |
| JP2002091826A (ja) | 情報処理装置 | |
| JPH0713778A (ja) | プロセス通信制御装置および方法 | |
| JPS63205748A (ja) | 計算機システムのチヤネル制御方式 | |
| JPH09179822A (ja) | コンソール画面制御方法 | |
| JPS6130309B2 (ja) | ||
| JPH0772882B2 (ja) | 共通メモリ保護方式 | |
| JPS60205753A (ja) | 非同期出口スケジユ−ル要求処理方式 |