JPS60246443A - プロシジヤデバツグ支援方式 - Google Patents
プロシジヤデバツグ支援方式Info
- Publication number
- JPS60246443A JPS60246443A JP59102421A JP10242184A JPS60246443A JP S60246443 A JPS60246443 A JP S60246443A JP 59102421 A JP59102421 A JP 59102421A JP 10242184 A JP10242184 A JP 10242184A JP S60246443 A JPS60246443 A JP S60246443A
- Authority
- JP
- Japan
- Prior art keywords
- procedure
- job step
- execution
- command
- job
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、技術分野
本発明は、プロシジャデバッグ支援方式、特に。
ジョブステッププログラム実行抑止機能を利用して効率
的なデバッグを行い得るようにしたプロシジャデバッグ
支援方式に関するものである。
的なデバッグを行い得るようにしたプロシジャデバッグ
支援方式に関するものである。
Ｂ、従来技術とその問題点
ジョブ制御言語で記述されたプロシジャのデバッグを、
ソースリストとコンピュータ上での実行結果とを参照し
つつ、システムの実行ステップ番号とレース機能やアド
レスストップ機能を利用しながら行う場合、現在の高機
能化されたジョブ制御言語（ＪＣＬ、ＪｏＩｌｌＣｏｎ
ｔｒｏｌ Ｌａｎｇｕａｇｅ ）で記述されたプロシジ
ャに対しては多大な時間を要している。これは、プロシ
ジャ中のコマンドがジョブステッププログラムの主記憶
装置へのロードを指示している場合に、ロードされたジ
ョブステッププログラムが実行され、プロシジャの実行
時間の大半がジョブステッププログラムの実行時間で占
められるからである。
ソースリストとコンピュータ上での実行結果とを参照し
つつ、システムの実行ステップ番号とレース機能やアド
レスストップ機能を利用しながら行う場合、現在の高機
能化されたジョブ制御言語（ＪＣＬ、ＪｏＩｌｌＣｏｎ
ｔｒｏｌ Ｌａｎｇｕａｇｅ ）で記述されたプロシジ
ャに対しては多大な時間を要している。これは、プロシ
ジャ中のコマンドがジョブステッププログラムの主記憶
装置へのロードを指示している場合に、ロードされたジ
ョブステッププログラムが実行され、プロシジャの実行
時間の大半がジョブステッププログラムの実行時間で占
められるからである。
Ｃ９発明の目的と構成
本発明の目的は、プロシジャに対する効率的なデバッグ
を可能にするプロシジャデバッグ支援方式を提供するこ
とにある。
を可能にするプロシジャデバッグ支援方式を提供するこ
とにある。
本発明は、ジョブ制御言語で記述されたプロシジャのデ
バッグを支援するプロシジャデバッグ支援方式において
、デバッグモードフラグを設定する第１フラグ設定部と
、ジョブステッププログラム実行抑止モードフラグを設
定する第２フラグ設定部と、これらフラグの設定の有無
を判断する判断部と、この判断部が前記デバッグモード
フラグおよびジョブステツブプログラム実行抑止モード
フラグの設定を検出した場合に、前記判断部の指示によ
りジョブステッププログラムの実行を阻止する制御部と
を備え、前記プロシジャのデバッグを効率的に行うこと
を特徴とするものである。
バッグを支援するプロシジャデバッグ支援方式において
、デバッグモードフラグを設定する第１フラグ設定部と
、ジョブステッププログラム実行抑止モードフラグを設
定する第２フラグ設定部と、これらフラグの設定の有無
を判断する判断部と、この判断部が前記デバッグモード
フラグおよびジョブステツブプログラム実行抑止モード
フラグの設定を検出した場合に、前記判断部の指示によ
りジョブステッププログラムの実行を阻止する制御部と
を備え、前記プロシジャのデバッグを効率的に行うこと
を特徴とするものである。
本発明は、プロシジャの実行シーケンスやその論理をデ
バッグする上では、ジョブステッププログラムを実行さ
せることはほとんど不必要であることが多り、シたがっ
てジョブステッププログラムの実行を抑止して、あたか
もジョブステノブプログラムが正常に終了したかのよう
にプロシジャを進行させることができれば、かなり効率
的なデバッグが可能となるという認識に基づいてなした
ものである。
バッグする上では、ジョブステッププログラムを実行さ
せることはほとんど不必要であることが多り、シたがっ
てジョブステッププログラムの実行を抑止して、あたか
もジョブステノブプログラムが正常に終了したかのよう
にプロシジャを進行させることができれば、かなり効率
的なデバッグが可能となるという認識に基づいてなした
ものである。
Ｄ、実施例
以下２本発明の実施例を図面に基づいて説明する。第１
図は、以下に説明する一実施例において実行されるジョ
ブ名が“ＥＸＡＭＰＬＥ”であるプロシジャを示す。こ
のプロシジャの各コマンド第２図（Ａ）５第２図（Ｂ）
および第２図（Ｃ）は１本実施例の動作を説明するため
の図である。
図は、以下に説明する一実施例において実行されるジョ
ブ名が“ＥＸＡＭＰＬＥ”であるプロシジャを示す。こ
のプロシジャの各コマンド第２図（Ａ）５第２図（Ｂ）
および第２図（Ｃ）は１本実施例の動作を説明するため
の図である。
第２図（Ａ）、第２図（Ｂ）および第２図（Ｃ）は、シ
ステムの制御フローおよび主記憶装置の内容を示してい
る。プロシジャのデバッグは、オペレータがコンソール
を操作し、コマンドを入力させることにより行われる。
ステムの制御フローおよび主記憶装置の内容を示してい
る。プロシジャのデバッグは、オペレータがコンソール
を操作し、コマンドを入力させることにより行われる。
オペレータが入力する各操作コマンドは２次表２に示さ
れている。
れている。
表 ２
オペレータが、プロシジャのデバッグを開始させる場合
、コンソールより電源を投入し、モニタファイル１より
制御プログラムを王記憶装置２ヘロードすると、ディス
プレイに操作可能の指示が表示される。
、コンソールより電源を投入し、モニタファイル１より
制御プログラムを王記憶装置２ヘロードすると、ディス
プレイに操作可能の指示が表示される。
オペレータは、デバッグしようとするプロシジャをジョ
ブとして起動する前に、操作コマンドを入力して、シス
テムにデバッグ支援を依頼すると共に、アドレスストッ
プ位置く例えば００２］）の設定を行う。同時に、ジョ
ブステッププログラムの実行抑止を指示する。この操作
コマンドは、“ＪＣＬＤＥＢ、ＡＳ＝００２１．Ｎ０Ｅ
Ｘ”であり、ディスプレイの画面に表示される。
ブとして起動する前に、操作コマンドを入力して、シス
テムにデバッグ支援を依頼すると共に、アドレスストッ
プ位置く例えば００２］）の設定を行う。同時に、ジョ
ブステッププログラムの実行抑止を指示する。この操作
コマンドは、“ＪＣＬＤＥＢ、ＡＳ＝００２１．Ｎ０Ｅ
Ｘ”であり、ディスプレイの画面に表示される。
デバッグモードの設定およびジョブステノブプログラム
実行抑止モードの設定指示により主記憶装置２に格納さ
れているデータにフラグ（Ｆ）が立てられる。フラグの
最上位ピノ）Ｆ （０）は。
実行抑止モードの設定指示により主記憶装置２に格納さ
れているデータにフラグ（Ｆ）が立てられる。フラグの
最上位ピノ）Ｆ （０）は。
システムが通常モードであるがデバッグモードであるか
を示しており、Ｆ （０）＝０は通常モードを、Ｆ （
０）＝１はデバッグモードを表している。
を示しており、Ｆ （０）＝０は通常モードを、Ｆ （
０）＝１はデバッグモードを表している。
フラグの次のビットＦ（１）は、ジョブステ、ププログ
ラム実行モードであるがジョブステンププログラム実行
抑止モードであるかを示しており。
ラム実行モードであるがジョブステンププログラム実行
抑止モードであるかを示しており。
Ｆ （１）＝０は実行モードを、Ｆ （１）＝１は実行
抑止モードを表している。この場合、上記操作コマンド
の入力により、Ｆ （０）＝１．Ｆ （１）−１が立て
られ、制御プログラムは、システムを通常モードからデ
バッグモードに切り換え、ジョブステッププログラム実
行抑止モードを設定する。
抑止モードを表している。この場合、上記操作コマンド
の入力により、Ｆ （０）＝１．Ｆ （１）−１が立て
られ、制御プログラムは、システムを通常モードからデ
バッグモードに切り換え、ジョブステッププログラム実
行抑止モードを設定する。
次に、オペレータが操作コマンド″ＣＡＬＬＥＸＡＭＰ
ＬＥ″を入力すると、プロシジャファイル３に格納され
ているプロシジャ“ＥＸＡＭＰＬＥ”が読み出され、プ
ロシジャジョブ”ＥＸＡＭＰＬＥ”が起動されてプロシ
ジャコマンドが順次実行される。
ＬＥ″を入力すると、プロシジャファイル３に格納され
ているプロシジャ“ＥＸＡＭＰＬＥ”が読み出され、プ
ロシジャジョブ”ＥＸＡＭＰＬＥ”が起動されてプロシ
ジャコマンドが順次実行される。
プロシジャコマンド″ＬＯＡＤ ＴＥＳＴＩ”により、
ジョブステッププログラム”ＴＥＳＴＩ”がプログラム
ファイル４から読み出されて主記憶装置２にロードされ
る。次のプロシジャコマンド“ＬＯＡＤ ＴＥＳＴ２”
により、ジョブステッププログラム“ＴＥＳＴ２″がプ
ログラムファイル４から読み出されて、主記憶装置２に
ロードされる。
ジョブステッププログラム”ＴＥＳＴＩ”がプログラム
ファイル４から読み出されて主記憶装置２にロードされ
る。次のプロシジャコマンド“ＬＯＡＤ ＴＥＳＴ２”
により、ジョブステッププログラム“ＴＥＳＴ２″がプ
ログラムファイル４から読み出されて、主記憶装置２に
ロードされる。
続くプロシジャコマンド“５ＴＡＲＴ”により。
フラグＦ（０）が１であるか否かが判断され、Ｆ（０）
＝１ならば続いてフラグＦ（１）が１であるか否かが判
断される。Ｆ（０）≠１あるいはＦ（１）≠１の場合に
は、主記憶装置２にロードされたジョブステッププログ
ラム“ＴＥＳＴＩ ”および“ＴＥＳＴ２ ”にシステ
ムの制御権が移行され、これらジョブステッププログラ
ムが実行される。本実施例では、Ｆ （０）−１および
Ｆ（１）−１に設定されているから、システムの制御権
はジョブステッププログラム“ＴＥＳＴＩ′および“Ｔ
ＥＳＴ２″に移行されず、したがってこれらジョブステ
ッププログラムの実行は抑止され、あたかもジョブステ
ッププログラムが正常に終了したかの如くプロシジャが
進行した後、主記憶が解放され１次のプロシジャコマン
ドの解釈に移る。
＝１ならば続いてフラグＦ（１）が１であるか否かが判
断される。Ｆ（０）≠１あるいはＦ（１）≠１の場合に
は、主記憶装置２にロードされたジョブステッププログ
ラム“ＴＥＳＴＩ ”および“ＴＥＳＴ２ ”にシステ
ムの制御権が移行され、これらジョブステッププログラ
ムが実行される。本実施例では、Ｆ （０）−１および
Ｆ（１）−１に設定されているから、システムの制御権
はジョブステッププログラム“ＴＥＳＴＩ′および“Ｔ
ＥＳＴ２″に移行されず、したがってこれらジョブステ
ッププログラムの実行は抑止され、あたかもジョブステ
ッププログラムが正常に終了したかの如くプロシジャが
進行した後、主記憶が解放され１次のプロシジャコマン
ドの解釈に移る。
第３図は、この判断処理を行う回路部の構成を示す。オ
ペレータにより、デバッグモーどの設定およびジョブス
テッププログラム実行抑止モードの設定がなされると、
デハソグモードフラグ設定用フリップフロップ５および
抑止モードフラグ設定用フリップフロンプロがそれぞれ
“１”にセットされる。これらフリップフロップの出力
はＡＮＤゲート７の２つの入力端子に供給され、ＡＮＤ
ゲートの残りの入力端子には、プロシジャコマンドの実
行命令信号が入力される。ＡＮＤゲート７の入力が全て
ハイレベルにあるとき、ＡＮＤゲート７の出力端子にハ
イレベルの出力信号が発生し。
ペレータにより、デバッグモーどの設定およびジョブス
テッププログラム実行抑止モードの設定がなされると、
デハソグモードフラグ設定用フリップフロップ５および
抑止モードフラグ設定用フリップフロンプロがそれぞれ
“１”にセットされる。これらフリップフロップの出力
はＡＮＤゲート７の２つの入力端子に供給され、ＡＮＤ
ゲートの残りの入力端子には、プロシジャコマンドの実
行命令信号が入力される。ＡＮＤゲート７の入力が全て
ハイレベルにあるとき、ＡＮＤゲート７の出力端子にハ
イレベルの出力信号が発生し。
この出力信号は、ジョブステッププログラムの実行を抑
止させるための信号として働く。一方、フリップフロッ
プ５または６がリセット状態にあるときは、ＡＮＤゲー
ト７の出力はローレベルにあり、ジョブステッププログ
ラムは抑止されることなく実行される。
止させるための信号として働く。一方、フリップフロッ
プ５または６がリセット状態にあるときは、ＡＮＤゲー
ト７の出力はローレベルにあり、ジョブステッププログ
ラムは抑止されることなく実行される。
ＡＮＤゲート７に入力されるプロシジャコマンドの実行
命令信号は、＋１回路８にも供給され。
命令信号は、＋１回路８にも供給され。
アドレスカウンタ９のカウントをインクリメントさせる
。このアドレスカウンタ９により、プロシジャファイル
３がアドレスされ、プロシジャコマンドが順次実行され
る。したがって、ジョブステッププログラムの実行が抑
止されている場合には。
。このアドレスカウンタ９により、プロシジャファイル
３がアドレスされ、プロシジャコマンドが順次実行され
る。したがって、ジョブステッププログラムの実行が抑
止されている場合には。
あたかもこのジョブステッププログラムが正常に終了し
たかのようにプロシジャが進行される。そして、プロシ
ジャコマンド“ＭＳＧ ′ＥＮＤ１゜”が実行されると
、ディスプレイに°ＥＮＤ！’が表示され、オペレータ
に対してジョブステップの終了が通知される。
たかのようにプロシジャが進行される。そして、プロシ
ジャコマンド“ＭＳＧ ′ＥＮＤ１゜”が実行されると
、ディスプレイに°ＥＮＤ！’が表示され、オペレータ
に対してジョブステップの終了が通知される。
プロシジャコマンドの実行中に、ストップアドレスが検
出されると、デバッグモードフラグＦ（０）が１である
か否かが判断される。Ｆ（０）≠１ならば、プロシジャ
コマンドは停止されることなく実行される。本実施例で
はデバッグモードに設定されており、したがってＦ （
０）−１であるからプロシジャの実行は停止され、指示
待ち状態にされる。このとき、ディスプレイにこれまで
ノフロシシャコマンドの実行過程がＪＣＬステップ番号
で表示される。第４図（Ａ）は、ディスプレイの表示画
面を示しており、ステップ番号００２１でプロシジャコ
マンドの実行は中断されている。
出されると、デバッグモードフラグＦ（０）が１である
か否かが判断される。Ｆ（０）≠１ならば、プロシジャ
コマンドは停止されることなく実行される。本実施例で
はデバッグモードに設定されており、したがってＦ （
０）−１であるからプロシジャの実行は停止され、指示
待ち状態にされる。このとき、ディスプレイにこれまで
ノフロシシャコマンドの実行過程がＪＣＬステップ番号
で表示される。第４図（Ａ）は、ディスプレイの表示画
面を示しており、ステップ番号００２１でプロシジャコ
マンドの実行は中断されている。
この指示待ち状態において、アドレスストップ位置を変
更したり、シングルステップでプロシジャを実行させた
り、デバッグモードの解除を指定したりすることが可能
である。本実施例では、オペレータが操作コマンド“Ａ
Ｓ−００４５，ＥＸ”を入力したとする。このコマンド
は、アドレス００４５でアドレスストップさせ、ジョブ
ステッププログラムを実行させるコマンドである。これ
により主記憶装置２にはアドレスストップ位置が記憶さ
れ。
更したり、シングルステップでプロシジャを実行させた
り、デバッグモードの解除を指定したりすることが可能
である。本実施例では、オペレータが操作コマンド“Ａ
Ｓ−００４５，ＥＸ”を入力したとする。このコマンド
は、アドレス００４５でアドレスストップさせ、ジョブ
ステッププログラムを実行させるコマンドである。これ
により主記憶装置２にはアドレスストップ位置が記憶さ
れ。
ジョブステッププログラム実行抑止モードフラグＦ（１
）が０にされてシステムはジョブステッププログラム実
行モードに設定される。オペレータはキー人力によりプ
ロシジャの続行を指示し、プロシジャコマンドを実行さ
せる。実行中にストップアドレスが検出されると、前述
したと同様にデバッグモードフラグＦ（０）が１である
か否かが判断される。Ｆ （０）≠１ならば、プロシジ
ャコマンドは停止されることなく実行される。本実施例
ではデバッグモードに設定されており、したがってＦ
（０）−１であるからプロシジャの実行は停止され、指
示待ち状態にされる。このとき、ディスプレイにこれま
でのプロシジャの実行過程がＪＣＬステップ番号で表示
される。第４図（Ｂ）は、ディスプレイの表示画面を示
しており、ステップ番号００４５でプロシジャの実行は
中断されている。
）が０にされてシステムはジョブステッププログラム実
行モードに設定される。オペレータはキー人力によりプ
ロシジャの続行を指示し、プロシジャコマンドを実行さ
せる。実行中にストップアドレスが検出されると、前述
したと同様にデバッグモードフラグＦ（０）が１である
か否かが判断される。Ｆ （０）≠１ならば、プロシジ
ャコマンドは停止されることなく実行される。本実施例
ではデバッグモードに設定されており、したがってＦ
（０）−１であるからプロシジャの実行は停止され、指
示待ち状態にされる。このとき、ディスプレイにこれま
でのプロシジャの実行過程がＪＣＬステップ番号で表示
される。第４図（Ｂ）は、ディスプレイの表示画面を示
しており、ステップ番号００４５でプロシジャの実行は
中断されている。
この指示待ち状態において、アドレスストップ位置を変
更したり、シングルステップでプロシジャを実行させた
り、デバッグモードの解除を指定したりすることが可能
であり１本実施例ではデバッグモードを解除するものと
し、オペレータは操作コマンド″ＣＡＮ”を入力する。
更したり、シングルステップでプロシジャを実行させた
り、デバッグモードの解除を指定したりすることが可能
であり１本実施例ではデバッグモードを解除するものと
し、オペレータは操作コマンド″ＣＡＮ”を入力する。
このコマンドにより主記憶装置においてデバッグモード
フラグＦ （０）は０にされ、システムは通常モードに
戻される。
フラグＦ （０）は０にされ、システムは通常モードに
戻される。
オペレータが、キー人力によりプロシジャの続行を指示
すると１通常モードにおいてプロシジャコマンドが実行
される。プロシジャコマンドＰＥＮＤ”が実行されると
、プロシジャジョブ１ＥＸＡＭＰＬＥ″は終了する。
すると１通常モードにおいてプロシジャコマンドが実行
される。プロシジャコマンドＰＥＮＤ”が実行されると
、プロシジャジョブ１ＥＸＡＭＰＬＥ″は終了する。
以上の実施例から明らかなように、実行ステップ番号ト
レース機能やアドレスストップ機能により、プロシジャ
を少しずつ進めながらデバッグを行うことができる。
レース機能やアドレスストップ機能により、プロシジャ
を少しずつ進めながらデバッグを行うことができる。
Ｅ、効果
本発明によれば、高機能化されたジョブ制御言語で記述
されたプロシジャをデバッグする場合。
されたプロシジャをデバッグする場合。
ジョブステッププログラムの実行を抑止し、あたかもこ
のプログラムが正常に終了したかのようにプロシジャを
進行させることができるので、短時間で効率的にデバッ
グを行いプロシジャを作成することが可能となる。
のプログラムが正常に終了したかのようにプロシジャを
進行させることができるので、短時間で効率的にデバッ
グを行いプロシジャを作成することが可能となる。
第１図は本発明の一実施例におけるプロシジャを示す図
、第２図（Ａ）、第２図（Ｂ）および第２図（Ｃ）は本
発明の一実施例の動作を説明するための図、第３図はフ
ラグ判断処理回路部の構成を示す図、第４図はディスプ
レイの画面表示を示す図である。 図中、１はモニタファイル、２は主記憶装置。 ３はプロシジャファイル、４はプログラムファイル５５
．６はフリップフロップ、７はＡＮＤ）ゲート、８は＋
１回路、９はアドレスカウンタを示す。 特許出願人 ユーザツク電子工業株式会社代理人弁理士
森 １） 寛（外２名）第 ２１２１ （Ｃ） （Ａ） 第４図
、第２図（Ａ）、第２図（Ｂ）および第２図（Ｃ）は本
発明の一実施例の動作を説明するための図、第３図はフ
ラグ判断処理回路部の構成を示す図、第４図はディスプ
レイの画面表示を示す図である。 図中、１はモニタファイル、２は主記憶装置。 ３はプロシジャファイル、４はプログラムファイル５５
．６はフリップフロップ、７はＡＮＤ）ゲート、８は＋
１回路、９はアドレスカウンタを示す。 特許出願人 ユーザツク電子工業株式会社代理人弁理士
森 １） 寛（外２名）第 ２１２１ （Ｃ） （Ａ） 第４図
Claims (1)
- ジョブ制御言語で記述されたプロシジャのデバッグを支
援するプロシジャデバッグ支援方式において、デバッグ
モードフラグを設定する第１フラグ設定部と、ジョブス
テッププログラム実行抑止モードフラグを設定する第２
フラグ設定部と、これらフラグの設定の有無を判断する
判断部と、この判断部が前記デバッグモードフラグおよ
びジョブステッププログラム実行抑止モードフラグの設
定を検出した場合に、前記判断部の指示によりジョブス
テッププログラムの実行を阻止する制御部とを備え、前
記プロシジャのデバッグを効率的に行うことを特徴とす
るプロシジャデバッグ支援方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102421A JPS60246443A (ja) | 1984-05-21 | 1984-05-21 | プロシジヤデバツグ支援方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102421A JPS60246443A (ja) | 1984-05-21 | 1984-05-21 | プロシジヤデバツグ支援方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246443A true JPS60246443A (ja) | 1985-12-06 |
| JPH0452493B2 JPH0452493B2 (ja) | 1992-08-24 |
Family
ID=14326984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59102421A Granted JPS60246443A (ja) | 1984-05-21 | 1984-05-21 | プロシジヤデバツグ支援方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246443A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51116639A (en) * | 1975-04-07 | 1976-10-14 | Toshiba Corp | Program execution history recording system |
| JPS5622147A (en) * | 1979-07-31 | 1981-03-02 | Fujitsu Ltd | Debug control system |
-
1984
- 1984-05-21 JP JP59102421A patent/JPS60246443A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51116639A (en) * | 1975-04-07 | 1976-10-14 | Toshiba Corp | Program execution history recording system |
| JPS5622147A (en) * | 1979-07-31 | 1981-03-02 | Fujitsu Ltd | Debug control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0452493B2 (ja) | 1992-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60246443A (ja) | プロシジヤデバツグ支援方式 | |
| JPH0410081B2 (ja) | ||
| JP2002351695A (ja) | プログラムのデバッグ方法、デバッグ装置およびプログラムデバッグ用の記録媒体 | |
| JP2659366B2 (ja) | デバッグ方法及びその装置 | |
| JPH02118733A (ja) | タスクの実行制御方式 | |
| JPH0262639A (ja) | 言語デバッガの中断方式 | |
| JPH0229833A (ja) | 保守診断方式 | |
| JPS61180344A (ja) | 高級言語のステツプ実行システム | |
| JPS63157238A (ja) | コンピユ−タ | |
| JPH01261741A (ja) | Ｆａコントローラ | |
| JPH0266632A (ja) | 割込み制御方式 | |
| JP3075359B2 (ja) | プログラムデバッグ開始処理方式 | |
| JPS61267137A (ja) | 割込み動作制御方式 | |
| JPS59208659A (ja) | プログラム・デバツグ装置 | |
| JPS6292033A (ja) | プログラムデバツグ装置 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPH04167032A (ja) | プログラムデバツグ方式 | |
| JPH0731616B2 (ja) | プログラムデバッグ装置 | |
| JPH0695910A (ja) | 異常処理のための対話型デバッグ制御方式 | |
| JPS61235925A (ja) | 電子計算機システムの運用方式 | |
| JPS6091458A (ja) | マイクロプロセツサのプログラムデバツグ装置 | |
| JPH05342052A (ja) | デバッグ方式 | |
| JPH11191072A (ja) | デバッグのブレイク処理方法及びデバッグ処理装置 | |
| JPH01315841A (ja) | 情報処理装置 | |
| JPS6340904A (ja) | プログラマブル・コントロ−ラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |