JPS60245226A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS60245226A
JPS60245226A JP59101922A JP10192284A JPS60245226A JP S60245226 A JPS60245226 A JP S60245226A JP 59101922 A JP59101922 A JP 59101922A JP 10192284 A JP10192284 A JP 10192284A JP S60245226 A JPS60245226 A JP S60245226A
Authority
JP
Japan
Prior art keywords
pattern
exposed
patterns
independent
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59101922A
Other languages
English (en)
Other versions
JPH0122725B2 (ja
Inventor
Takeshi Hoshino
健 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP59101922A priority Critical patent/JPS60245226A/ja
Publication of JPS60245226A publication Critical patent/JPS60245226A/ja
Publication of JPH0122725B2 publication Critical patent/JPH0122725B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体集積回路のチップパターンを形成され
るフォトマスク等の素子寸法を正確に管理したレジスト
パターンの形成方法に関する。
(発明の技術的背景とその問題点) 集積回路の高密度化にともなって、集積回路の原図パタ
ー7が遮光膜として透明基板上に形成されてなるフォト
マスクのパターン精度や素子寸法は極めて高い精度が要
請されている。しかしながら、フォトマスクを作製す乞
とき、諸条件は一定にはなりに〈<、フォトレジストパ
ター/をサブミクロ/オーダーで管理することは困難性
があった0 例えば、フォトレジストの感度、フォトレピータ−の照
度、現像条件などで素子寸法をコノトロールするのであ
るが、現状ではフォトレピータ−の照度は安定している
が、他の二要素は不安定である。つまり、レジスト感度
は経時変化があり、現像条件は現像液の濃度、温度、お
よび現像時間の長短によって、不安定化しやすい。
しかも、フォトマスクにおいて、集積回路チップパター
7は一種類のパターンからなるものではなく、例えば、
メインパターン、レジスタパター/、ターゲットパター
ン等、別種複数のパターンから構成されるのが普通であ
り、これらそれぞれのパターンの作成条件も相互に一定
化しにくいということがあり、問題は複雑である。
(発明の目的) 本発明は、以上のようなフォトマスク製造時の問題を踏
まえ、マスクパター/の素子寸法を管理せんとして案出
したパターンの形成方法である。
(発明の概要) すなわち、本発明は、フォトマスクの素子パターンを構
成する別種複数のパター/のそれぞれに対して、その露
光量を順次変化させ、たフォトレジストからなるパター
ン群を配列し、か?それらとは別に、同様に露光量を順
次変えたフォトレジストからなる目視可能な大きさの独
立パターンを配列してなるテストマスクを作成してなり
、該テストマスクを適宜の進度で現像終点とした際の状
態から、前記の別種複数のパター7のそれぞれに対する
適性露光量を決定し、かつ上記目視可能な大きさの独立
パター/により現像の適性進度を決定することを特徴と
するパターンの形成方法である。
(発明の詳述) 以下、図面に基いて詳細に説明すると、第1図は本発明
に用いるテストマスク(1)の−例を示すもので、図に
おいて、テストマスクの片面にはメインパターン(2)
について、その露光量を順次変化させたフォトレジスト
からな石パターン列(2a)がある。例えば、左端のメ
インパターン(21)は露光時間0.145秒でフォト
レピータ−にて殖版されたものであり、以下右方へ行く
に従かい露光量を005秒ずつ増やし右端のメインパタ
ーン(29)において0.190秒の露光時間とする。
フォトマスクを構成するその他のパター/、すなわちレ
ジスタパターン(3)およびターゲットパターン(4)
についても、同様に左端より右端へ露光時間を0145
秒から0190秒まで005秒きざみに増加させる。
これらフォトマスクを構成する別種複数のパター7とは
別に、目視可能な大きさの独立パターン(5)を露光量
を順次変えた状態で配列する。独立パターン(5)は例
えば左端の独立パターン(51)の露光時間を0.11
0秒でフォトレピータ−で殖版したとすると、o、o 
i o秒きざみで右方へ露光時間を増加させると良い。
独立パターン(5)は、将来現像終止マーカー(Dev
elopment Ending Marker :以
下DEMという)となるものである。
このようにしてテストマスク(1)上のフォレジストを
露光して潜像を形成した後、現像を行なう。
現像を行ないパターン化した時には、各パターンの露光
時間は異なるから、現像されたレジストパターンの素子
形状は、露光不足または露光過剰な不不良パター/が大
部分となるが、その中でひとつは適性露光量による良好
なパターンが得られるものである。
第1図の左から第7番目のメインパター/(27)、左
から第2番目のレジスターパターン(32) 、左から
第5番目のターゲットパターン(45)が、バター/桧
査の結果、良好なパター/であることが示されている。
この時、独立パターン(5)は左から3番目の独立パタ
ーy (53)まで現像されたとすると、この独立パタ
ーンの露光量は0.130秒であるから、下記のような
関係が成り立つ。
上式中DEMは、現像終止マーカのことでありここでは
3番0のDEMまで現像した時、適性な現像進度である
ことが示され、しかも、フォトマスクを構成する別種3
個の各パター/についてもそれらの適性露光量が示され
ていることになる。
以上のような知見から、フォトマスクを作成する。すな
わち、第2図に示すように、フォトマスク(6)におい
て、その個々のチップパター/(7)の−個一個には、
前述のメイ/、レジスタ、ターゲットの3種のパターン
が組合わされて構成されているが、各パターンの適性露
光量は、前記の式によす、メインパターン0.175秒
、レジスタパターン0.150秒、ターゲットパターン
0.165秒に設定する。このD E M (8)によ
って適性な現像進度を知ることができる。すなわち、D
EM(8)の独立パター7群のうち左から3番目まで現
像される時点で、現像操作を終止することで、適性な現
像状態のレジストパターンが得られるものである。
(発明の効果) 本発明は以上のようなものであり、メイン、レーカー(
DEM)も何秒のところが現像されているかが知られ、
DEMと各パターンの関連結びつきを把握することがで
きる。
本発明によれば、フォトマスクの素子寸法が良好な状態
で管理できるものであり、パターン不良が激減し、パタ
ーン修正の手間も軽減、するなど、実用上極めて優れた
パターンの形成方法である。
【図面の簡単な説明】
第1図は、本発明のレジストパターン作成方法を行なう
に適したテストマスクの一例を示す平面図であり、第2
図は、本発明の方法をフォトマスクに適用した際のフォ
トマスクの一例を示す平面図である。 (1)・・・テストマスク (2)・・・メインパター
ン(3)・・レジスタパターン (4)・・・ターゲッ
トパターン(5)・・・独立パターン (6)・・・フ
ォトマスク(7)・・・チッ2°パターン (8)・・
・DEM特許出願人

Claims (1)

    【特許請求の範囲】
  1. (1)フォトマスクの素子パターンを構成する別種複数
    のパター/のそれぞれに対して、その露光量を順次変化
    させたフォトレジストからなるパターン群を配列し、か
    つそれらとは別に、同様に露光量を順次変えたフォトレ
    ジストからなる目視可能な大きさの独立パターンを配列
    してなるテストマスクを作成してなり、該テストマスク
    を適宜の進度で現像終点とした際の状態から、前記の別
    種複数のパターンのそれぞれに対する適性露光量を決定
    し、かつ上記目視可能な大きさの独立パターンにより現
    像の適性進度を決定することを特徴とするパターンの形
    成方法。
JP59101922A 1984-05-21 1984-05-21 パタ−ン形成方法 Granted JPS60245226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59101922A JPS60245226A (ja) 1984-05-21 1984-05-21 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59101922A JPS60245226A (ja) 1984-05-21 1984-05-21 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS60245226A true JPS60245226A (ja) 1985-12-05
JPH0122725B2 JPH0122725B2 (ja) 1989-04-27

Family

ID=14313399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59101922A Granted JPS60245226A (ja) 1984-05-21 1984-05-21 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS60245226A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6275442A (ja) * 1985-09-26 1987-04-07 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 感光性ラツカ−層の露光量決定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6275442A (ja) * 1985-09-26 1987-04-07 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 感光性ラツカ−層の露光量決定方法

Also Published As

Publication number Publication date
JPH0122725B2 (ja) 1989-04-27

Similar Documents

Publication Publication Date Title
US6262435B1 (en) Etch bias distribution across semiconductor wafer
JPH04115515A (ja) パターン形成方法
US5976741A (en) Methods for determining illumination exposure dosage
US4397543A (en) Mask for imaging a pattern of a photoresist layer, method of making said mask, and use thereof in a photolithographic process
KR100575355B1 (ko) 포토리소그래피 마스크
JP2001272766A (ja) フォトマスクの製造方法
JPS60245226A (ja) パタ−ン形成方法
CN1833205B (zh) 测量耀斑对线宽的影响
CN114077166A (zh) 获得光刻工艺关键尺寸摇摆曲线的方法
JPH0448715A (ja) 半導体装置の製造方法
JP2797362B2 (ja) 半導体装置のパターン形成方法
JP2788822B2 (ja) ホトマスク
JPS59141230A (ja) パタ−ン形成方法
JPS6074525A (ja) 半導体装置の製造方法
JPH0864520A (ja) レチクルの回転誤差測定用のレチクルおよび方法
JP2806307B2 (ja) レンズディストーションの測定用レチクル及びその測定方法
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
GB2288467A (en) Manufacturing a semiconductor device
JPH04121745A (ja) レティクルの製造方法
KR960005036B1 (ko) 노광공정에서의 포카스상태 측정용 패턴 및 포카스상태 측정 방법
JPS62299969A (ja) フオトマスク
SU1046804A1 (ru) Способ контрол точности совмещени при микролитографии
JPH05232675A (ja) ホトマスク及びそれを用いたレジストパターン形成方法
JPS6161417A (ja) ホトリソグラフ用パタ−ンマスク
JP2003059787A (ja) シミュレーション方法および回路パターンの形成方法