JPS60245007A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPS60245007A JPS60245007A JP10125284A JP10125284A JPS60245007A JP S60245007 A JPS60245007 A JP S60245007A JP 10125284 A JP10125284 A JP 10125284A JP 10125284 A JP10125284 A JP 10125284A JP S60245007 A JPS60245007 A JP S60245007A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos
- gate
- reference voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はPチャネル形絶縁ゲート電界効果トランジス
タ(以下P−MO8)ランジスタと記す)とNチャネル
形絶縁ゲート電界効果トランジスタ(以下N−MO8)
ランジスタと記す)とからなる相補形絶縁ゲート電界効
果トランジスタ(以下C−MO8)ランジスタと記す)
を用いた基準電圧発生回路に関するものである。
タ(以下P−MO8)ランジスタと記す)とNチャネル
形絶縁ゲート電界効果トランジスタ(以下N−MO8)
ランジスタと記す)とからなる相補形絶縁ゲート電界効
果トランジスタ(以下C−MO8)ランジスタと記す)
を用いた基準電圧発生回路に関するものである。
第1図は従来の基準電圧発生回路を示す回路図である。
。同図において、1はソースが接地VDDに接続された
第1のP −MOS )ランジスタ、2はドレインがこ
の第1のP−MOSトランジスタ1のドレインに接続さ
れ、ソースが負電源V518に接続された第2ON−y
IDS)ランジスタ、3は一端が接地VDDに接続され
た抵抗、4はソースがこの抵抗3の他端に接続され、ゲ
ートが上記第1のP−MOSトランジスタ1のゲートお
よびドレインに接続された第3のP−MOS)ランジス
タ、5はドレインおよびゲートが接続されたのち、上記
第2ON−MOS)ランジスタ2のゲートおよび第3の
P −MOS)ランジスタ4のドレインに接続され、ソ
ースが負電源V88に接続された第4のN−MOS)ラ
ンジスタである。
第1のP −MOS )ランジスタ、2はドレインがこ
の第1のP−MOSトランジスタ1のドレインに接続さ
れ、ソースが負電源V518に接続された第2ON−y
IDS)ランジスタ、3は一端が接地VDDに接続され
た抵抗、4はソースがこの抵抗3の他端に接続され、ゲ
ートが上記第1のP−MOSトランジスタ1のゲートお
よびドレインに接続された第3のP−MOS)ランジス
タ、5はドレインおよびゲートが接続されたのち、上記
第2ON−MOS)ランジスタ2のゲートおよび第3の
P −MOS)ランジスタ4のドレインに接続され、ソ
ースが負電源V88に接続された第4のN−MOS)ラ
ンジスタである。
力お、第1のP−MOS)ランジスタ1と第2のN−M
OS)ランジスタ2とは直列に接続され、接地VDDと
負電源V88との間に接続されて直列回路を構成する。
OS)ランジスタ2とは直列に接続され、接地VDDと
負電源V88との間に接続されて直列回路を構成する。
同様に、抵抗3.第3のP−MOS)ランジスタ4およ
び第4のN−MOS)ランジスタ5は直列に接続され、
接地VDDと負電源V8gとの間に接続されて直列回路
を構成する。また、第1のP−MOS)ランジスタ1の
ドレインおよびゲート、第2のN−MOS)ランジスタ
2のドレインおよび第30P −MOS )ランジスタ
4のゲートが共通に接続された接続点を101とし、抵
抗3の他端と第3のP−MOS)ランジスタ4のソース
が接続された接続点を102とし、第2ON −MOS
)ランジスタ2のゲートと第4のN−MOS)ランジ
スタ5のドレインおよびゲートが共通に接続された接続
点を103とする。まだ、第1のP−MOS)ランジス
タ1と第3のP−MOS)ランジスタは形状(長さ1幅
)が同じで、しきい電圧値の絶対値は第1のP−MOS
)ランジスタ1のほうが、第3のP−MOS )ランジ
スタ4よシ大きい。また、第2ON −MOS )ラン
ジスタ2と第4のN−MOS)ランジスタ5とは形状も
、しきい電圧値も同じである。
び第4のN−MOS)ランジスタ5は直列に接続され、
接地VDDと負電源V8gとの間に接続されて直列回路
を構成する。また、第1のP−MOS)ランジスタ1の
ドレインおよびゲート、第2のN−MOS)ランジスタ
2のドレインおよび第30P −MOS )ランジスタ
4のゲートが共通に接続された接続点を101とし、抵
抗3の他端と第3のP−MOS)ランジスタ4のソース
が接続された接続点を102とし、第2ON −MOS
)ランジスタ2のゲートと第4のN−MOS)ランジ
スタ5のドレインおよびゲートが共通に接続された接続
点を103とする。まだ、第1のP−MOS)ランジス
タ1と第3のP−MOS)ランジスタは形状(長さ1幅
)が同じで、しきい電圧値の絶対値は第1のP−MOS
)ランジスタ1のほうが、第3のP−MOS )ランジ
スタ4よシ大きい。また、第2ON −MOS )ラン
ジスタ2と第4のN−MOS)ランジスタ5とは形状も
、しきい電圧値も同じである。
次に上記構成による基準電圧発生回路の動作について説
明する。まず、第2ON−MOS)ランジスタ2と第4
ON−MOS)ランジスタ5がカレントミラー回路を構
成しているので、第1のP −MOSトランジスタ1と
第3のP−MOS)ランジスタ4を流れる電流値線等し
い。さらに、第1のP−MOS )ランジスタ1と第゛
3のP−MOS)ランジスタ4の形状が等しく、ゲート
が共通なので、この電流値工◎は第10P−MOS)ラ
ンジスタ1と第3のP−MOS)ランジスタ4の各しき
い電圧値の絶対値IVTHPI l l I VTHP
21 F)差管抵抗3 o抵抗値Roで割った値となる
。
明する。まず、第2ON−MOS)ランジスタ2と第4
ON−MOS)ランジスタ5がカレントミラー回路を構
成しているので、第1のP −MOSトランジスタ1と
第3のP−MOS)ランジスタ4を流れる電流値線等し
い。さらに、第1のP−MOS )ランジスタ1と第゛
3のP−MOS)ランジスタ4の形状が等しく、ゲート
が共通なので、この電流値工◎は第10P−MOS)ラ
ンジスタ1と第3のP−MOS)ランジスタ4の各しき
い電圧値の絶対値IVTHPI l l I VTHP
21 F)差管抵抗3 o抵抗値Roで割った値となる
。
I o = (IVTHI l−IVTIIP21)/
Ro (1)この(1)式かられかるように、電流値I
Oは負電源電圧に依存せず、一定である。そして、接続
点102には負電源電圧に依存しない基準電圧V102
が発生し、負電圧電源との関係を第2図に示す。
Ro (1)この(1)式かられかるように、電流値I
Oは負電源電圧に依存せず、一定である。そして、接続
点102には負電源電圧に依存しない基準電圧V102
が発生し、負電圧電源との関係を第2図に示す。
Vloz=(1vTnptl 1VTHP21) (2
)また、接続点101,103に発生する電圧v101
+V103と負電圧電源との関係を含めて、第2図に示
すととができる。
)また、接続点101,103に発生する電圧v101
+V103と負電圧電源との関係を含めて、第2図に示
すととができる。
しかしながら、従来の基準電圧発生回路はP−MOS
)ランジスタまたはN−MOS)ランジスタのしきい値
電圧を2種類作る必要があるため、ウェハ・プロセスが
複雑となシ、工期が長くなるなどの欠点があった。
)ランジスタまたはN−MOS)ランジスタのしきい値
電圧を2種類作る必要があるため、ウェハ・プロセスが
複雑となシ、工期が長くなるなどの欠点があった。
したがって、との発明の目的は、P −MOS )ラン
ジスタまたliN−MOf!! )ランジスタのしきい
電圧値が各々1種だけで構成できる基準電圧発生回路を
提供するものである。
ジスタまたliN−MOf!! )ランジスタのしきい
電圧値が各々1種だけで構成できる基準電圧発生回路を
提供するものである。
このような目的を達成するためにこの発明は、第1導電
形の第1〜第Nのトランジスタ、第1導電形の第N+1
のトランジスタおよび第2導電形の第N+2のトランジ
スタが直列に接続されるとともに、第1の電位と第2の
電位との間に接続された第1の直列回路と、抵抗体、第
1導電形の第N+3のトランジスタおよび第2導電形の
第N+4のトランジスタが直列に接続されるとともに、
上記第1の電位と第2の電位との間に接続された第2の
直列回路とを備え、上記第1〜第Nの各トランジスタは
ゲートとドレインが接続され、上記第N+1のトランジ
スタはゲートが上記第N+3のトランジスタのゲートに
接続されるとともに、一方の直列回路に属する第N+1
もしくは第N+3のトランジスタのドレインに接続され
、上記第N+2のトランジスタはゲートが上記第N+4
のトランジスタのゲートに接続されるとともに、他方の
直列回路に属する第N+4もしくは第N+2のトランジ
スタのドレインに接続されたものであル、以下実施例を
用いて詳細に説明する。
形の第1〜第Nのトランジスタ、第1導電形の第N+1
のトランジスタおよび第2導電形の第N+2のトランジ
スタが直列に接続されるとともに、第1の電位と第2の
電位との間に接続された第1の直列回路と、抵抗体、第
1導電形の第N+3のトランジスタおよび第2導電形の
第N+4のトランジスタが直列に接続されるとともに、
上記第1の電位と第2の電位との間に接続された第2の
直列回路とを備え、上記第1〜第Nの各トランジスタは
ゲートとドレインが接続され、上記第N+1のトランジ
スタはゲートが上記第N+3のトランジスタのゲートに
接続されるとともに、一方の直列回路に属する第N+1
もしくは第N+3のトランジスタのドレインに接続され
、上記第N+2のトランジスタはゲートが上記第N+4
のトランジスタのゲートに接続されるとともに、他方の
直列回路に属する第N+4もしくは第N+2のトランジ
スタのドレインに接続されたものであル、以下実施例を
用いて詳細に説明する。
第3図はこの発明に係る基準電圧発生回路の一実施例を
示す回路図である。同図において、6はソースが接地V
DDに接続され、ゲートおよびドレインが接続点104
に接続された第N(ただし、この実施例ではN=1とす
る)のP−MOS)ランジスタ、7はソースがこの接続
点104に接続され、ゲートおよびドレインが接続点1
01に接続された第N+1のP−MOS)ランジスタ、
8はドレインが接続点101に接続され、ゲートが接続
点103に接続され、ソースが負電源V813に接続さ
れた第N+2のN−MOS)ランジスタ、9は一端が接
地vDDに接続され、他端が接続点102に接続された
抵抗、10はソースが接続点102に接続され、ゲート
が接続点101に接続され、ドレインが接続点103に
接続された第N+3のP −MOS )ランジスタ、1
1はドレインおよびゲートが接続点103に接続され、
ソースが負電源V88に接続された第N+4のN−MO
S)ランジスタである。
示す回路図である。同図において、6はソースが接地V
DDに接続され、ゲートおよびドレインが接続点104
に接続された第N(ただし、この実施例ではN=1とす
る)のP−MOS)ランジスタ、7はソースがこの接続
点104に接続され、ゲートおよびドレインが接続点1
01に接続された第N+1のP−MOS)ランジスタ、
8はドレインが接続点101に接続され、ゲートが接続
点103に接続され、ソースが負電源V813に接続さ
れた第N+2のN−MOS)ランジスタ、9は一端が接
地vDDに接続され、他端が接続点102に接続された
抵抗、10はソースが接続点102に接続され、ゲート
が接続点101に接続され、ドレインが接続点103に
接続された第N+3のP −MOS )ランジスタ、1
1はドレインおよびゲートが接続点103に接続され、
ソースが負電源V88に接続された第N+4のN−MO
S)ランジスタである。
なお、上記第NのP−MOS)ランジスタロ、第N+1
のP−MOS)ランジスタフおよび第N+2のN−MO
S)ランジスタ8が直列に接続された第1の直列回路を
構成する。また、上記抵抗9.第N+3のP −MOS
)ランジスタ10および第N+4のN−MOSトラン
ジスタ11が直列に接続されて第2の直列回路を構成す
る。また第NのP −MOSトランジスタ6、第N+1
のP−MOS)ランジスタフおよび第N+3のP−MO
S)ランジスタ10は形状(長さ1幅)も、しきい電圧
値の絶対値も同じである。また、第N+2ON −MO
S )ランジスタ8および第N+5のN−MOS)ラン
ジスタ11は形状(長さ1幅)も、しきい電圧値の絶対
値も同じである。
のP−MOS)ランジスタフおよび第N+2のN−MO
S)ランジスタ8が直列に接続された第1の直列回路を
構成する。また、上記抵抗9.第N+3のP −MOS
)ランジスタ10および第N+4のN−MOSトラン
ジスタ11が直列に接続されて第2の直列回路を構成す
る。また第NのP −MOSトランジスタ6、第N+1
のP−MOS)ランジスタフおよび第N+3のP−MO
S)ランジスタ10は形状(長さ1幅)も、しきい電圧
値の絶対値も同じである。また、第N+2ON −MO
S )ランジスタ8および第N+5のN−MOS)ラン
ジスタ11は形状(長さ1幅)も、しきい電圧値の絶対
値も同じである。
次に、上記構成による基準電圧発生回路の動作について
説明する。まず、第N+2のN−MOS)ランジスタ8
と第N+4のN−MOS)ランジスタ11がカレントミ
ラー回路を構成しているので、第N+10P−MOS)
ランジスタフ、第N+3のP −MOS )うyラスタ
10.第NのP−MOS)ランジスタロを流れる電流値
は等しい。また、第N+1のP−MOS)ランジスタT
、第N+3のP−MOS )ランジスタ10および第N
のP−MOS)ランジスタロは形状およびしきい電圧値
が等しいので、第NのP−MOS)ランジスタロのゲー
ト・ソース電圧をvGseとすると、電流値IOは下記
(3)式%式% (3) また、VG86 は抵抗9の両端の電位差に等しい。
説明する。まず、第N+2のN−MOS)ランジスタ8
と第N+4のN−MOS)ランジスタ11がカレントミ
ラー回路を構成しているので、第N+10P−MOS)
ランジスタフ、第N+3のP −MOS )うyラスタ
10.第NのP−MOS)ランジスタロを流れる電流値
は等しい。また、第N+1のP−MOS)ランジスタT
、第N+3のP−MOS )ランジスタ10および第N
のP−MOS)ランジスタロは形状およびしきい電圧値
が等しいので、第NのP−MOS)ランジスタロのゲー
ト・ソース電圧をvGseとすると、電流値IOは下記
(3)式%式% (3) また、VG86 は抵抗9の両端の電位差に等しい。
Vase =I o R(4)
この(3)式および(4)式よシ、I、は負電源電圧に
依存しない値で1)、接続点102 、104の電圧V
1021V104も負電源電圧に依存しない値となる。
依存しない値で1)、接続点102 、104の電圧V
1021V104も負電源電圧に依存しない値となる。
また、接続点101 、103に発生する電圧VIOI
I V2O3と負電源電圧との関係を含めて、第4図
に示すことができる。
I V2O3と負電源電圧との関係を含めて、第4図
に示すことができる。
とこで、P −MOS )ランジスタTのゲートは接続
点103に接続することもでき、またN−MOS)ラン
ジスタ8のゲートは接続点101に接続することもでき
る。
点103に接続することもでき、またN−MOS)ラン
ジスタ8のゲートは接続点101に接続することもでき
る。
なお、上記の実施例で祉第1の電位を接地’DD+第2
の電位を負電源VSS l第1導電形のトランジスタな
P−MOS)ランジスタ、第2導電形のトランジスタを
N−MOS)ランジスタとして構成した基準電圧発生回
路について述べたが、第1の電位を接地vss l第2
の電位を正電源vnn l第1導電形のトランジスタを
N −MOS ) 9ンジスタ、第2導電形のトランジ
スタをP−MOS)ランジスタとすれば第5図に示す基
準電圧発生回路を構成することができる。すなわち、第
5図はこの発明に係る基準電圧発生回路の他の実施例を
示す回路図である。同図において、12は第NのN−M
OS)ランジスタ、13は第N+1のN−MOS)ラン
ジスタ、14は第N+2のP−MOS)ランジスタ、1
5は抵抗、16は第N+3のN−MOS)ランジスタ、
1Tは第N+4のP−MOSトヲンジスタ、201〜2
04は接続点である。
の電位を負電源VSS l第1導電形のトランジスタな
P−MOS)ランジスタ、第2導電形のトランジスタを
N−MOS)ランジスタとして構成した基準電圧発生回
路について述べたが、第1の電位を接地vss l第2
の電位を正電源vnn l第1導電形のトランジスタを
N −MOS ) 9ンジスタ、第2導電形のトランジ
スタをP−MOS)ランジスタとすれば第5図に示す基
準電圧発生回路を構成することができる。すなわち、第
5図はこの発明に係る基準電圧発生回路の他の実施例を
示す回路図である。同図において、12は第NのN−M
OS)ランジスタ、13は第N+1のN−MOS)ラン
ジスタ、14は第N+2のP−MOS)ランジスタ、1
5は抵抗、16は第N+3のN−MOS)ランジスタ、
1Tは第N+4のP−MOSトヲンジスタ、201〜2
04は接続点である。
なお、動作については第3図に示す基準電圧発生回路と
同様に動作することはもちろんであるが、接地VSSを
基準として正電源vnnに、よらない基準電圧を発生す
ることができる。この場合も、p −MOS−)ランジ
スタ、N−MO8)9ンジスタのしきい電圧値が各々1
種類だけで基準電圧を発生できることはもちろんである
。また、以上はN=1の場合について説明したが、N=
2.3.・・・・とじて回路を構成してもよい仁とはも
ちろんでおる。
同様に動作することはもちろんであるが、接地VSSを
基準として正電源vnnに、よらない基準電圧を発生す
ることができる。この場合も、p −MOS−)ランジ
スタ、N−MO8)9ンジスタのしきい電圧値が各々1
種類だけで基準電圧を発生できることはもちろんである
。また、以上はN=1の場合について説明したが、N=
2.3.・・・・とじて回路を構成してもよい仁とはも
ちろんでおる。
以上詳細に説明したように、この発明に係る基準電圧発
生回路によればP−MOS)ランジスタ。
生回路によればP−MOS)ランジスタ。
N−MOS)ランジスタのしきい電圧値が各々1種類だ
けで構成することができるので、ウェハプロセスが簡単
になシ、工期も短かくなるなどの効果がある。
けで構成することができるので、ウェハプロセスが簡単
になシ、工期も短かくなるなどの効果がある。
第1図は従来の基準電圧発生回路を示す回路図、第2図
は第1図の負電源電圧−基準電圧特性を示す図、第3図
はとの発明に係る基準電圧発生回路の一実施例を示す図
、第4図祉第3図の負電源電圧−基準電圧特性を示す図
、第5図はこの発明に係る基準電圧発生回路の他の実施
例を示す図であ1・・・・第1のP−MOS)ランジス
タ、2−・・・第2のN−MOS)ランジスタ、3・・
・・抵抗、4・・・・第3のP−MOS)ランジスタ、
5・・・・第4のN−mos)ランジスタ、6・・・會
第NのP −MOS ) 2ンジスタ、7・・・Φ第N
+1のP−MOS)ランジスタ、8・・拳働第N+2O
N−MO8)ランジスタ、9・・・・抵抗、10・@噛
・第疲+3のP −MOS )ランジスタ、11・・−
・第N+4ON−MOS)ランジスタ、12・・・・第
NのN−MOS)ランジスタ、13第N+1のN−MO
S)ランジスタ、14・・−・第N+2のP−MOS)
ランジスタ、15@・惨・抵抗、16・・・・第N+3
のN−MOS)ランジスタ、101〜104 、201
〜204拳拳・・接続点。 まお、図中、同一番号は同一または相当部分を示す。 代理人大岩増雄 手続補正τ9(9)21 昭和 年 月 日 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名 称
(601)三菱電機株式会社 代表者片山仁八部 4、代理人 5、補正の対象 +1) 明細書第5頁第2行のrlVyo+lJをr
l VTMIP I Jと補正する。 (2) 同書第12頁第13行〜第14行のrN−MO
Sトランジスタ、」の後にr17・・・・第N+4のP
−MOS)ランジスタ、」を加入する。 以上
は第1図の負電源電圧−基準電圧特性を示す図、第3図
はとの発明に係る基準電圧発生回路の一実施例を示す図
、第4図祉第3図の負電源電圧−基準電圧特性を示す図
、第5図はこの発明に係る基準電圧発生回路の他の実施
例を示す図であ1・・・・第1のP−MOS)ランジス
タ、2−・・・第2のN−MOS)ランジスタ、3・・
・・抵抗、4・・・・第3のP−MOS)ランジスタ、
5・・・・第4のN−mos)ランジスタ、6・・・會
第NのP −MOS ) 2ンジスタ、7・・・Φ第N
+1のP−MOS)ランジスタ、8・・拳働第N+2O
N−MO8)ランジスタ、9・・・・抵抗、10・@噛
・第疲+3のP −MOS )ランジスタ、11・・−
・第N+4ON−MOS)ランジスタ、12・・・・第
NのN−MOS)ランジスタ、13第N+1のN−MO
S)ランジスタ、14・・−・第N+2のP−MOS)
ランジスタ、15@・惨・抵抗、16・・・・第N+3
のN−MOS)ランジスタ、101〜104 、201
〜204拳拳・・接続点。 まお、図中、同一番号は同一または相当部分を示す。 代理人大岩増雄 手続補正τ9(9)21 昭和 年 月 日 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名 称
(601)三菱電機株式会社 代表者片山仁八部 4、代理人 5、補正の対象 +1) 明細書第5頁第2行のrlVyo+lJをr
l VTMIP I Jと補正する。 (2) 同書第12頁第13行〜第14行のrN−MO
Sトランジスタ、」の後にr17・・・・第N+4のP
−MOS)ランジスタ、」を加入する。 以上
Claims (1)
- 第1導電形の第1〜第Nのトランジスタ、第1導電形の
第N+1のトランジスタおよび第2導電形の第N+2の
トランジスタが直列に接続されるとともに、第1の電位
と第2の電位との間に接続された第1の直列回路と、抵
抗体、第1導電形のgN+3のトランジスタおよび第2
導電形の第N+4の、トランジスタが直列に接続される
とともに、上記第1の電位と第2の電位との間に接続さ
れた第2の直列回路とを備え、上記第1〜第Nの各トラ
ンジスタはゲートとドレインが接続され、上記第N+1
のトランジスタはゲートが上記第N+3のトランジスタ
のゲートに接続されるとともに、第N+1もしくは第N
+3のトランジスタのドレインに接続され、上記第N+
2のトランジスタはゲートが上記第N+4のトランジス
タのゲートに接続されるとともに、第N+4もしくは第
N+2のトランジスタのドレインに接続されたことを特
徴とする基準電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10125284A JPS60245007A (ja) | 1984-05-18 | 1984-05-18 | 基準電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10125284A JPS60245007A (ja) | 1984-05-18 | 1984-05-18 | 基準電圧発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60245007A true JPS60245007A (ja) | 1985-12-04 |
Family
ID=14295721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10125284A Pending JPS60245007A (ja) | 1984-05-18 | 1984-05-18 | 基準電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60245007A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4769589A (en) * | 1987-11-04 | 1988-09-06 | Teledyne Industries, Inc. | Low-voltage, temperature compensated constant current and voltage reference circuit |
US5083079A (en) * | 1989-05-09 | 1992-01-21 | Advanced Micro Devices, Inc. | Current regulator, threshold voltage generator |
JPH05181553A (ja) * | 1991-09-24 | 1993-07-23 | Mitsubishi Electric Corp | 基準電圧発生回路 |
-
1984
- 1984-05-18 JP JP10125284A patent/JPS60245007A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4769589A (en) * | 1987-11-04 | 1988-09-06 | Teledyne Industries, Inc. | Low-voltage, temperature compensated constant current and voltage reference circuit |
US5083079A (en) * | 1989-05-09 | 1992-01-21 | Advanced Micro Devices, Inc. | Current regulator, threshold voltage generator |
JPH05181553A (ja) * | 1991-09-24 | 1993-07-23 | Mitsubishi Electric Corp | 基準電圧発生回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0205104A2 (en) | Intermediate potential generation circuit | |
JPH09179644A (ja) | 温度補償基準電流発生器 | |
JP2002055724A (ja) | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス | |
CN110825155A (zh) | 零温度系数参考电压及电流源产生电路 | |
JPS60245007A (ja) | 基準電圧発生回路 | |
US20070146061A1 (en) | Cmos reference voltage source | |
JP2797820B2 (ja) | 基準電圧発生回路 | |
JPS59211329A (ja) | 基準電圧発生回路 | |
JPS5880929A (ja) | 相補型mos論理回路 | |
KR960026787A (ko) | 전류 모드 감지 증폭기를 구비하는 집적 회로 | |
JPH027088B2 (ja) | ||
JPS63115407A (ja) | 単一のチャンネル極性のmosトランジスターを利用する差動増幅器 | |
JPH0284761A (ja) | 基準電圧発生回路 | |
JPH0456935B2 (ja) | ||
US11714445B2 (en) | Current mirror circuit | |
JPS63232622A (ja) | 入力論理確定回路 | |
KR870003623A (ko) | 슈미트 회로 | |
JP3185823B2 (ja) | インバータ回路 | |
JPS6228088Y2 (ja) | ||
JP2772069B2 (ja) | 定電流回路 | |
JPH0218606A (ja) | 定電流回路 | |
CN113342120A (zh) | Ptat电压产生电路及带隙基准电路 | |
JPS60103815A (ja) | 演算増幅器 | |
JPS605628A (ja) | Mosトランジスタ回路 | |
JPH03222515A (ja) | 2相クロック発生回路 |