JPS60243935A - 多層配線膜の製造方法 - Google Patents

多層配線膜の製造方法

Info

Publication number
JPS60243935A
JPS60243935A JP59100312A JP10031284A JPS60243935A JP S60243935 A JPS60243935 A JP S60243935A JP 59100312 A JP59100312 A JP 59100312A JP 10031284 A JP10031284 A JP 10031284A JP S60243935 A JPS60243935 A JP S60243935A
Authority
JP
Japan
Prior art keywords
layer electrode
insulation film
insulating film
pinhole
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59100312A
Other languages
English (en)
Inventor
Kenji Horio
堀尾　研二
Akira Otsuka
晃 大塚
Takeshi Tanioka
毅 谷岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59100312A priority Critical patent/JPS60243935A/ja
Publication of JPS60243935A publication Critical patent/JPS60243935A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/28—Manufacture of leading-in conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は多層配線膜の製造方法に閣下るものである。
技術の背景 ガス放電パネルにおいては、基板上に、絶縁膜をはさみ
多層電極乞形成してなる多層配線膜が構成されている。
従来技術と問題点 従来、この種の多層配線膜を構成する場合、電極間の絶
縁膜形成時にピンホールが発生し、上層電極と下層電極
間の絶縁不良の原因となっていた。
この乙°ンホールは、例えば絶縁膜を形成するためこの
絶縁材蒸着の直前のごみや蒸着中の蒸着粒が上層電極形
成直前にはく離して生ずるものである・従って、このピ
ンホールに対する解決策が要望されている。
発明の目的 本発明は上述の問題点を解決するためのもので。
絶縁膜にピンホールがあってもその上下の電極間の絶縁
不良発生を回避することのできる多層配線膜の製造方法
を提供することを目的としている。
発明の構成 本発明では、下層電極上に絶縁膜を形成した後。
該下層電極はエツチング可能であるが該絶縁膜を犯すこ
とのないエツチング液（二より該絶縁膜表面を処理し、
これによりピンホールを通し下層電極をエツチングする
ことにより、上記目的の達成を図っている。
発明の実施例 以下１図面に関連して本発明の詳細な説明する。
本実施例は、ガス放電パネルの片側の基板上に、絶縁膜
をはさみ２層電極を形成してなる多層配線膜を構成する
場合のもので、その詳細は次の通りである。
多層配線膜の構成ｇ二際しては、まず＠１図Ｃ二示すよ
うに、基板１の上に下層電極２を形成した後。
その上に絶縁膜３を形成する。４はこの絶縁膜３に生じ
たピンホールで、このようなピンホール４が存在したま
まで上層電極を形成すると、ピンホール４の部分で上下
の電極間で絶縁不良が生じる。
そこで本発明では、第１図の状態のときに、下層電極２
はエツチング可能であるが絶縁膜３を犯すことのないエ
ツチング液により表面処理を行う。
これにより、第２図に示すよう（二、ピンホール４直下
の下層電極がエツチングされる。従って、その後絶縁膜
３上に上層電極を形成しても、上下の電極間でショート
することはなく、上下の電極間の絶縁不良を回避するこ
とができる。第６図は上層電極形成を完了して多層配線
膜５が構成された状態を示す。図中、６は上層電極であ
る。
上述の説明ではガス放電パネルの例について述べたが、
本発明は基板上に同様の多層配線膜を構成する他の表示
パネルに対しても適用可能である。
発明の効果 以上述べたように、本発明によれば、絶縁膜にピンホー
ルがあっても上下電極間の絶縁不良を回避することがで
き、歩留の向上を図ることが可能である。
【図面の簡単な説明】
図面は本発明に係る多層配線膜の製造方法の実施例を示
すもので、第１図は絶縁膜形成完了状態を示す断面図、
第２図はエツチング処理完了状態を示す断面図、第６図
は上層電極形成を完了して多層配線膜を構成した状態を
示す断面図である。 図中、１は基板、２は下層電極、６は絶縁層、４はピン
ホール、５は多層配線膜、６は上層電極である。

Claims (1)

    【特許請求の範囲】
  1. 基板上に絶縁膜をはさむ多層電極を形成する多層配線膜
    の製造方法において、下層電極上に前記絶縁膜を形成し
    た後、該下層電極はエツチング可能であるが該絶縁膜を
    犯すことのないエツチング液により該絶縁膜の表面をエ
    ツチングし、その後上層電極を形成することを特徴とす
    る多層配線膜の製造方法。
JP59100312A 1984-05-18 1984-05-18 多層配線膜の製造方法 Pending JPS60243935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59100312A JPS60243935A (ja) 1984-05-18 1984-05-18 多層配線膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59100312A JPS60243935A (ja) 1984-05-18 1984-05-18 多層配線膜の製造方法

Publications (1)

Publication Number Publication Date
JPS60243935A true JPS60243935A (ja) 1985-12-03

Family

ID=14270656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59100312A Pending JPS60243935A (ja) 1984-05-18 1984-05-18 多層配線膜の製造方法

Country Status (1)

Country Link
JP (1) JPS60243935A (ja)

Similar Documents

Publication Publication Date Title
JPH027544A (ja) 柱の整合及び製造工程
JPS6341081A (ja) 薄膜半導体装置の製造方法
JPS61180458A (ja) 半導体装置の製造方法
JPH0449694B2 (ja)
JPS60243935A (ja) 多層配線膜の製造方法
JPH02232628A (ja) 薄膜トランジスタアレイ基板
JPS62118539A (ja) 多層配線の形成方法
JPS58190043A (ja) 多層配線法
JP2936265B2 (ja) 薄膜のエッチング方法
JPH09325361A (ja) アクティブマトリクス基板の製造方法
JPS583252A (ja) 半導体集積回路装置
JPH07104314A (ja) 液晶表示装置の製造方法
JPS6246574A (ja) アクテイブマトリクスアレ−の製造方法
JPH06164087A (ja) 回路基板
JPS5998536A (ja) 半導体装置の製造方法
JPS59222816A (ja) 液晶表示器用基板の製造方法
JPS56144554A (en) Semiconductor device
JPH023316B2 (ja)
JPS5882536A (ja) 半導体装置の製造方法
JPS60136335A (ja) 多層配線構造
JPH03239348A (ja) 半導体装置及びその製造方法
JPH04287925A (ja) コンタクト穴の形成方法
JPS63278252A (ja) 半導体装置の製造方法
JPH0568853B2 (ja)
JPH02296332A (ja) 半導体装置の製造方法