JPS60243781A

JPS60243781A - 画像処理装置

Info

Publication number: JPS60243781A
Application number: JP59100223A
Authority: JP
Inventors: Satoshi Furukawa; 聡古川; Shozo Nomura; 野村　省三; Yoshiaki Shirai; 良明白井; Fumiaki Tomita; 文明富田
Original assignee: Agency of Industrial Science and Technology; Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd; National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1984-05-17
Filing date: 1984-05-17
Publication date: 1985-12-03
Also published as: JPH0310991B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、テレビカメラによ−〕て撮像され、多値化さ
れたデジタル画像情報を処理する画像処理装置に関する
。

背景技術従来から濃淡画像のパターン認識を行なうには、まず画
像中のエツジを取り出して線画（論理「０」と論理「１
」とから成り＠理「１　」が連なって線を描く画像）を
作成し、その後その線画の特徴を抽出してパターンの認
識を行なっている。濃淡画像からエツジを抽出するには
、画像中の濃度の変化を取り出せばよいので一般に微分
法が用いられる。その微分法により、画像のエツジ要素
を抽出することができる。たとえば３Ｘ、３−次元微分
オペレータの横方向の変化を／Ｘとし、その縦方向の変
化を／ｙとすると、２次元的機分値の大きさＩＥＩは次
の第１式でまる。

ｌ　Ｅ　ｌ　＝ｌＪｘ’＋Ａｙ２＝ｉｌ）またその変化
の方向は次の第２式でまる。

／Ｅ＝ｔａｎ−’（ａｙ／／ｘ）　＝・（２）上記ｗ＆
１式および第２式の演算処理ではけ、画像のエツジ線の
幅は広いので、さらにエツジ線の幅を１個の画素の幅に
細めるため更に強い微分値を有する点を抽出すする２値
化処理を行なう。この２値化処理を行なうと、原画は大
略的にエツジ線画となる。ここで大略的とは、原画のコ
ントラストが十分でなかったり、ノイズの多い画像では
エツジ線は不連続になりやすいということである。

このようなエツジ線の不連続を連続させるために、不連
続なエツジの端点より始めて、着目する画素とその周囲
点の画素間の評価関数を計算し、その評価関数値の最も
大きい周囲点へとエツジを延長して行き、他のエツジ点
にぶつかるまで延長を行なう。この評価関数Ｈは、次の
第３式に示すようになる。

Ｈ＝ｌＥｉｌＸｃｏｓ（／ＥＯ−／Ｅｉ）　・＝（３）
ただし、ＩＥｉｌ　は着目する周囲点の１点の微分値の
大きさ、／Ｅｉは／ＥＯに対する微分値の方向である。

従来から以上のような理論に基づいて、画像の抽出が行
なわれる。

第１図は、情報処理″ｒ会第２３回（昭和５６年後期）
全国大会において発表された富田文明氏の「エツジを利
用した゛領域抽出」に関する画像処理装置のブロック図
である。画像メモリＭは、画面上の複数の画素に個別的
対応する画像データをそれぞれストアするメモリである
。アドレス制御部ＡＤＣは、画像メモリＭにストアされ
た画像データを第２図（Ａ）に示すように画面上を順次
直線走査すると、画面上の左上の画素から右下の画素ま
で順次走査周期毎に読み出される。アドレス制御部ＡＤ
Ｃは、第３図（Ａ　）１こ示す・ようにカウンタＣＴ’
ｌＬコンバレー・りＣＰｌとを含み構成される。カウン
タＣＴＩは、クロック端子ＣＫに与えられた前記走査周
期毎のクロックパルスをカウントし、そのカウント出力
を画像メモリＭのアドレス信号として画像メモリＭに与
える。コンパレータＣＰ１は、予め設定された最終の画
素に対応する画像データがストアされている画像メモリ
Ｍの最終アドレスとカウンタＣＴＩの前記カウント出−
力であるアドレス信号とを比較し、一致したとき端子Ｐ
＝ＱがらカウンタＣＴ１のクリア端子ＣＬにクリア信号
を与える。このクリア信号によって、カウンタＣＴＩは
クリアされ、また再び第４図（Ａ）に示すようにＯ番地
から最終番地までカウントする。

シフトレジスタＳＲＩおよびラッチ回路Ｌｌ。

Ｌ２　、Ｌ３は、画像メモリＭに予めストアされている
画面の走査線の１ライン分の画素に対応する画像データ
をシフト動作によりストアするものである。このシフ）
動作は、アドレス制御部ＡＤＣのカウンタＣＫに与えら
れる画素の表示を１個ずつ進めている走査周期毎のクロ
ックパルスにより行なわれる。ラッチ回路Ｌｌ、Ｌ２、
Ｌ３は、１画素に対応する画像データををそれぞれラッ
チするものであってシフトレジスタＳＲＩの最終段から
の画像データを順次ラッチする。シフト１／ジスタＳＲ
２およびラッチ回路Ｌ４　、Ｌ５　、Ｌ６は、画像メモ
リＭに予めストアされている画面の走査線の１ライン分
の画素に対応する画像データをシフ）動作によりストア
するものである。この１ラインは、前記のシフトレジス
タＳＲＩおよびラッチ回路Ｌｌ。

Ｌ２　、Ｌ３に関連する１ラインの画面上の次のライン
を言う。ラッチ回路Ｌ４　、Ｌ５　、Ｌ６は、１画素に
対応する画像データをそれぞれラッチするものであって
、シフ）レジ゛スタＳＲ２の最終段からの画像データを
順次ラッチする。シフトレジスタＳＲ３およびラッチ回
路Ｌ７．Ｌ８゜Ｌ９は、画像メモνＭに予めストアされ
ている画面の走査線の１ライン分の画素に対応する画像
データをシフト動作によりストアするものである。この
１ラインは、前記のシフトレジスタＳＲ，２およびラッ
チ回路Ｌ４　、Ｌ５　、Ｌ６’に関連する１フインの画
面上の次のラインを言う。

最終段のラッチ回路Ｌ９から送出される画像デ−夕は、
画像メモリＭ内の予め定めた画面」二の画素に対応する
メモリ領域に再びストアされる。

このようにシフルノスタＳＲ１〜ＳＲ３とラッチ回路Ｌ
１〜Ｌ９とによって、ラッチ回路Ｌ１〜Ｌ　９からは第
５図に示すように中央の画素５とその周囲の８個の画素
１〜４．６〜９にそれぞれ対応する画像データが同時に
送出され、各画像データは評価画素選択部ＳＴに与えら
れる。第５図に示す９個の画ｉ　１−９は、シフトレジ
スタＳＲＩに与えられるシフトパルスとラッチ回路Ｌ１
〜Ｌ９に与えられるラッチパルスによって画面Ｂ上を矢
符Ｘで示す方向に見かけ上移動し、画面Ｂの左上から右
下方向へ順次直線走査を行なう。

評価画素選択部ＳＴは、着目する中央の画素の画像デー
タを基にして、周囲の８個の画素の画像データの中から
その中央の画素が移動すると思われる３方向に対応する
３個の画素の画像データを選択し、評価テーブルＴＢＩ
〜ＴＢ３にそれぞれ与える。評価テーブルＴＢＩ〜ＴＢ
３は、前記３個の画素の画像データに関する評価関数値
を算出し、評価部ＨＫに与える。評価部ＨＫは、前記評
価関数値を比較枚重し、最大の評価関数値を評価画素書
き込み部ＫＭに書き込む。評価画素書き込み部ＫＭは、
評価部ＨＫからの最大評価関数値に対応する画素の画像
データを再びラッチ回路Ｌ１〜Ｆ、４．Ｌ６〜Ｌ９のい
ずれかに書き込み、最終的に画像メモリＭに書き込まれ
る。

タイミング制御部ＴＭＣは、アドレス制御部ＡＤＣへの
クロック信号、シフトレジスタＳＲ１〜ＳＲ３へのシフ
１・信号およびラッチ回路Ｌ１〜Ｌ９へのラッチ信号な
どの各種タイミング信号を送出する。

ここで第６図に示す７０−チャートおよび第７図に示す
タイミングチャートを参照して、第１図に示す先行技術
の画像前処理回路の動作を説明する。画像前処理回路が
動作状態に入り、ステップｎ１がらステップｎ　２に移
る。ステップｎ２では、アドレス制御部ＡＤＣは、画像
メモリＭに−Ｐめストアされた１画面分の画素の画像デ
ータを第７図（Ａ）に示すメモリ読み出し用クロック信
号で読み出す。ステップｎ３では、画像メモリＭから読
み出された画面の走査線の各１ライン分の画素に対応す
る画像データをシフトレジスタＳＲ１とラッチ回路Ｌ１
−Ｌ３と、シフトレジスタＳＲ２とラッチ回Ｍ　Ｌ　４
−　Ｌ　６と、シフトレジスタＳＲ３とラッチ回路Ｌ７
〜Ｌ　９とにそれぞれストアする。シフトレジスタＳＲ
Ｉ〜ＳＲ３は、第７図（Ｂ）に示すシフトクロック信号
により画像メモリＭからの画像データをシフトし、スト
アする。ラッチ回路Ｌ１〜Ｌ９は、第７図（Ｃ）に示す
ラッチクロック信号によりラッチ動作を行なう。ステッ
プｎ４では、評価画素選択部ＳＴは前述で説明した動作
により、着目する画素の周囲の８画素の自移動すると思
われる方向に位置する画素を選び出す。評価画素選択部
ＳＴは、第７図（Ｄ）に示すパルス幅の処理時間を有す
る。

ステップｎ５において、評価テーブルＴＢＩ〜ＴＢ３は
、評価画素選択部８１”で選はれた３個の画素の画像デ
ータの評価関数値を算出する。

評価テーブルＴＢＩ〜ＴＢＳの評価関数値の算出時間は
、第７図（Ｅ）に示すパルス幅である。

ステップｎ６およびロアでは、評価部ＨＫにおいてステ
ップｎ５における各評価関数値を予め定めた値で比較し
、各評価関数値のいずれがが予め定めた値より大きいと
きステップ１１８に移り、それ以外のときはステップｎ
２に戻る。評価部ＨＫの処理時間は、第７図（Ｆ）に示
すパルス幅である。ステップ１】８では、ステップｎ７
で判断された評価部ＨＫからの最大評価関数値に対応す
る画素の画像データを再び最終的に画像メモリＭに書き
込まれる。第７図（Ｇ　）に示すパルス幅は、画像メモ
リＭに画像データが書き込まれる時間を示す。以上のよ
うな一連の動作が終了するとステップｎ８からステップ
ｎ２に戻り、同様な処理動作が行なわれる。

次に画像のエツジ追跡を行なう処理動作について説明す
る。エツジ追跡を行なう場合、第８図に示すようにテレ
ビカメラＣＭからの画像信号を微分回路ＤＦに通した後
、アナログ／デジタル変換器■〕によって両面上の各画
素毎にデジタルの画像データに変換し、この画像データ
を１画面分画像メモリＭにストアしている。たとえば、
第９図（Ａ）に示すような画像をテレビカメラＣＭで撮
像した場合、微分回路ＤＦで微分した後の画像は第９図
（Ｂ）に示すようなエツジ部分が強調されたものとなる
。つまり、変化の大きいエツジ部は大きな微分値を有し
、変化のないエツジ部は小さな微分値となる。第９図（
Ａ）においてラインａ上の画像信号の濃淡レベルは第１
０図（Ａ）に示すようになり、これを微分すると第１０
図（Ｂ）に示すようになる。また第１０図（Ｂ）に示す
微分値の絶対値は第１０図（Ｃ）に示すようになる。第
１０図（Ｃ）に示す信号を画面上の走査線の各ライン毎
に取り出し、合成することにより第９図（Ｂ）の微分画
像が得られる。

評価画素選択部ＳＴは、ラッチ回路Ｌ５にラッチされる
。画素の画像データを中心とした第５図に示すような３
×３のマトリクスにおいて、画像のエツジとして追跡す
べき画素の候補を中心画素の周囲８画素から選ぶ。たと
えば、ラッチ回路Ｌ５にラッチされている画像データに
対応する画素の微分方向がラッチ回路Ｌ３の方向に向い
ているとき、エツジの延長の候補としてはラッチ回路Ｌ
２　、Ｌ３　、ＬＢにラッチされる画像データにそれぞ
れ対応する画素が選ばれる。

ラッチ回路Ｌ５にラッチされている画像データである微
分ベクトルの大きさと方向のうち微分方向をコード化す
るため１こ、第１１図に示すような評価画素選択部ＳＴ
に含まれる回路が構成される。

第１１図において、トライステートデート回路６１〜Ｇ
８は、ラッチ回路１．１，１．２　、Ｉ、３゜ＬＢ　、
Ｌ９　、ＬＢ　、Ｌ７　、Ｌ４がらの各画像データを受
信して、その各画像データの通過を制御する。ラッチ回
路ＬＡ　、ＬＢ　、ＬＣは、トライステートゲート回路
Ｇ　１−Ｇ　＋１からの画像データをストアする。カウ
ンタ回路ＣＮＩは、クロック信号によってラッチ回路Ｌ
Ａ　、ＬＢ　、ＬＣにトライステートゲート回路６１〜
Ｇ８がらの画像データを順次ラッチさせるためのタイミ
ング信号を作成する。デコーダ回路ＤＣは、クロック信
号をカウントするカウンタ回路ＣＮ２からの信号をデコ
ード化し、トライステートデート回路６１〜Ｇ８のゲー
トを開くタイミングを作成する。このカウンタ回路ＣＮ
２は、ラッチ回路Ｌ５にラッチされいてる微分方向コー
ドをプリセット値として与えられ、このプリセット値に
対応するトライステートデート回路６１〜Ｇ８のうち３
個を順次デート解放する。

第１図に戻って、評価テーブルＴＢＩ〜ＴＢ３は評価部
ＨＫに与える評価関数値を評価関数に従って算出する回
路であって、評価関数はエツジ延長の各候補画素の微分
値とエツジ延長方向を示す微分方向とラッチ回路Ｌ５に
ラッチされるｉ［！ｉｆ像データの微分方向とによって
構成される。微分方向は、水平方向と垂直方向の微分ベ
クトルとによってめることがて゛きる。評価部ＩＩ　Ｋ
は、評価テーブルＴＢＩ〜ＴＢ３で計算された値につい
てエツジ延長の各候補点の値を比較して最も大きな値を
有する候補点を追跡画素と評価する。評価画素書き込み
部ＫＭは、評価部ＨＫで選ばれた画素について結果をラ
ッチ回路Ｌ１〜Ｌ４　、Ｌ６〜Ｌ９のいずれかに書き込
み、画素の内容を書き換える。

なお本来は８画素全てを評価すべきであるが、８個の画
素から３個の画素を選ぶのは評価関数に直線性をもたせ
であるので、３×３のマトリクスの中心画素における微
分方向によってエツジ追跡で選び出される画素が限定さ
れているためである。上記直線性とは、エツジの追跡を
同一方向に進めることをいう。エツジ追跡の処理を行な
う場合、中心画素がエツジであり、評価されるのはエツ
ジの続きの画素であるとする。

ラッチ回路Ｌ５にラッチされている画像データに対応す
る画素にエツジがあり、たとえばラッチ回路Ｌ４にラッ
チされている画像データに対応する画素が評価部ＨＫで
選び出された場合、走査周期後の次の処４では、ラッチ
回路Ｌ４にラッチされていた前記画像データを中心にし
て３×３のマトリクスでエツジ追跡の処理が再び行なわ
れる。つまり、３×３のマトリクス内で評価した画素が
ラッチ回路Ｌｌ　、Ｌ２　、Ｌ３　。

■−４にそれぞれラッチされる画像データに対応する各
画素の場合には、それらの画素の画像データがラッチ回
路Ｌ５にラッチされたときにエツジ追跡することができ
、１画面の全画素走査中にエツジ追跡の処理動作を行な
うことができる。しかし、評価した画素がラッチ回路Ｌ
６゜Ｌ７　、Ｌ８　、Ｌ９にラッチされている画像デー
タに対応する各画素である場合には、次の画面の画素走
査を待たなければエツジ追跡処理を行なうことができな
い。画面上で説明すると、第１２図（Ａ）に示すよう１
こエツジが左上から右下へ進む場合では１度の画素走査
でエツジの追跡が完了するが、第１２図（Ｂ）に示すよ
うにエツジが左下から右上へ進む場合ではエツジに含よ
れる画素数の走査回数が必要となり、先行技術ではエツ
ジ追跡処理時間が艮くなるという欠点があった目　的本発明の巨的は、上述の技術的課題を解決し、烏速で画
像処理を行なうことができる画像処理装置を提供するこ
とである。

実施例第１３図は、本発明の一実施例の電気的構成を示すブロ
ック図であるｅ第１３図において、第１図に示す構成要
素に対応するものには同一の参照符を付す。第１３図に
示す画像前処３！！！回路は、アドレス制御部ＡＤＣ１
によって、画像メモリＭからの画像データの読み出しを
行なうために第２図（Ａ）に示すように画面上を順次直
線走査を行なう。これにより画像データは画面上の左上
の画素から右下の画素まで順次走査周期毎に読み出され
、エツジ追跡などの画像処理を行なう。次に画像データ
は第２図（Ｂ）に示すように画面上の右下の画素から左
上の画素まで順次走査周期毎に読み出され、画像処理を
行なら。その他の動作は先行技術と同様である。

アドレス制御部ＡＤＣ１は、第３図（Ｂ）に示すように
７ツブダウンカウンタＣＴ２と、フンパレータＣＰ２と
、アップダウン制御部ＵＤＣとを含み構成される。アッ
プダウンカウンタＣＴ２は、そのクロック端子ＣＫに与
えられる走査周期毎のクロックパルスをカウントし、そ
のカウント出力を画像メモリＭのアドレス信号とする。

コンパレータＣＰ２は、端子Ｐに与えられるＥＬ終アド
レスと端子Ｑに与えられる前記カウント出力とを比較し
、それらが一致したとき端子Ｐ＝Ｑから一致出力をアッ
プダウン制御部ｔＪＤｃに与える。アップダウン制御部
ＵＤＣは、前記一致出力によりアップカウント動作から
ダウンカウント動作になる。前記最終アドレスとは、画
面上の右下の画素の画像データが画像メモリＭにストア
されている番地をいう。このようにアップダウンカウン
タＣＴ２からのカーノット中ｈｔｍｌ・ｎ１ｒｉ＋ｌｆ
ｂ／−１’ＩＩλＡＩ＋ｔｔｌＡＬＶＩ（Ｔａ）に示す
ように０番地から最終番地まで読み出され、最終番地か
らθ番地まで逆に読み出される。

このような処理動作によって、：（Ｘ　３　ｆ）　ｖ　
）リクスのラッチ回路Ｌ６　、Ｌ７　、Ｌ８　、Ｌ９が
評価されたときにも１つの画面の走査中に処理すること
ができ、往復走査ですべてのエツジ追跡処理が完了する
。したがってエツジ追跡時間は、短縮されることになる
。

さらに本発明は、以下の問題点を解決して、画像処理時
間を短縮するものである。

画像処理をデジタルでイテなう場合、たとえば第５図に
示すように縦と横とを２５６画素でそれぞれ分解すると
、１画面上の画素数が６５５３６個となり、処理する画
素数が大きくなる。

１画素を処理する時間Ｔは、横の画素数をＮＨ１縦の画
素数をＮＶ、走査周期をＴＳとすると、次の第４式に現
わされる。

Ｔ　＝　Ｎ　ＨＸ　Ｎ　Ｖ　Ｘ　Ｔ　Ｓ　・（４’）こ
のように高分Ｍ能の処理を行なう場合、つまり画素数を
少なく出米ない場合に時間か多くかかるという問題が生
じる。

第１３図に示す本件実施例は、３個のラッチ回路Ｌｌ　
Ｏ、Ｌｌ　１　、Ｌｌ　２を追加して、３×４のマトリ
クスとし、ラッチ回路Ｌ４にラッチされる画像データに
対応する画素を中心画素とし、ラッチ回路ＬＬ　、Ｌ２
　、Ｌ５　、Ｌ７　、Ｌ８゜Ｌｌ、Ｏ、Ｌｌ　１　、Ｌ
１２にラッチされる画像データに対応する各画素を周囲
の８個の画素として、各画像データを評価画素選択部Ｓ
Ｔに与える。評価画素選択部ＳＴによって選択された画
素の画像データは、ラッチ回路Ｌ１３．Ｌ１．４．。

Ｌｌ５で１走査周期の間だけ保持し、次の走査周期にお
いてラッチ回路Ｌ５にラッチされている画像データとと
もに評価テーブルＴＢＩ〜ＴＢＳにそれぞれ与えて評価
関数値を算出する。

評価部ＨＫは、前述したように評価テーブルＴＢＩ〜Ｔ
ＢＳで計４ｎされた値についてエツジ延長の各候補点に
なる画素の画像データの評価関数値を比較して最も大柊
な値を評価画素選択部み部ＫＭに与える。評価画素書き
述部ＫＭは、評価部ＨＫからの最大評価関数値に対応す
る画素の画像データを再びラッチ回路Ｌ１〜Ｌ４゜Ｌ５
〜Ｌ　９のいずれかにラッチさせ、最終的に画像メモリ
Ｍにストアする。タイミング制御一部ＴＭＣは、第１５
図（Ａ）１こ示すメモリ読み出しクロック信号、第１５
図（Ｂ）に示すシフトクロック信号、第１５図（Ｃ）に
示すラッチクロック信号などの各種タイミング信号を送
出する。前記読み出しクロック信号は画像メモリＭの内
容を読み出す信号であり、前記シフトクロック信号はシ
フトレジスタＳ　Ｒ１〜ＳＲ２のシフト動作を行なわせ
る信−号である。またラッチクロック信号は、ラッチ回
路１．．１・＝　Ｌ、１２のラッチ動作を行なわせる信
号である。第１５図（Ｄ）に示すパルス幅は評価画素選
択部ＳＴの処理時間・であり、第１５図（Ｅ）１こ示す
パルス幅は評価テーブルＴＢＩ〜ＴＢ２の算出時間であ
る。また第１５図ＣＦ）に示すパルス幅は評価部ＨＫの
処理時間であり、第１５図（Ｇ）に示すパルス幅は画像
メモリＭのメモリ書き込み時開である。このようにｆＩ
Ｓｌ、　５図（Ｄ）に示すように評価画素選択処理と第
１５図（Ｅ）に示すように評価テーブル算出とが同じタ
イミングでおこなわれるのでエツジ追跡などの処理時間
を短縮［ることができる。

第１４図（Ａ）はラッチ回路Ｌ１〜Ｌ１２で構成される
３×４のマトリクスを示し、第１４１ｆｆｉ　（Ｂ）は
評価画素選択部ＳＴで処理する３×３のマトリクスを示
し、第１４図（Ｃ）は評価部１−Ｉ　Ｋで処理する３Ｘ
３のマトリクスを示す。

１走査周期が終了すると、評価画素選択部ＳＴは第１４
図ＣＢ）の３×３のマトリクスの画像データを第１４図
（Ｃ）の３×３のマトリクスの画像データに移す。つま
り、ラッチ回路Ｌ１０の画像データはラッチ回路Ｌ１へ
移り、ラッチ回路Ｌ１の画像データはラッチ回路Ｌ２へ
移る。同様にラッチ回路Ｌ１１の画像データはラッチ回
路Ｌ４へ移り、ラッチ回路Ｌ４の画像データはラッチ回
路Ｌ５へ移る。他のラッチ回路り一つぃｆ　ｔ、■稀１
呻雁℃ヂーダｈＣ１っｂヘレ７１する。このようにラッ
チ回路Ｌ１０〜ｌ−１２の３個を追加することによって
、第１４図（Ｂ）に示す３×３のマトリクスで前半の計
算を行ない、次に１クロックシ７トシた第１４図（Ｃ）
に示す３×３のマトリクスをｆｉｔ算すると＠　ｆｉｔ
、　１４図（Ｂ）に示す３×３のマド４ツク大の計算結
果を利用することができ、後半のｉｌｌ待時間短縮され
る。したがって画像処理に要する時間は、全体として短
縮されることになる。

第３図（Ｃ）は、本発明の他の実施例のアドレス制御部
ＡＤＣ２のブロック図である。第２図および＠１２図を
参照して、アドレス制御部ＡＤＣ２の動作を説明する。

第３図（Ｂ）に示すアツプグウンカウンタＣＴ２内部を
Ｘアドレストイアドレスとの２つに別りて表示すると、
第３図（Ｃ）に示すように７ツブグウンカウンタＣＴ３
およびＣＴ４となる、まず第２図（Ｃ）に示すようにエ
ツジ追跡の走査を画面の左下から画面の右上まで１回行
なう動作を説明する。

画面の画素数は、横のＸ方向に２５６回、縦のＹ方向に
２５６回あるものとし、画面の左上のｉｉ！ｉＩ素を基
準としてカウントする。ただし、この左上の画素の位置
を画面上でｘ＝ｏ　、ｙ＝ｏとして考える。第３図（Ｃ
）に示す走査の出発点となる画素の位置はＸ＝Ｏ、Ｙ＝
２５５であるので、アップダウン制御部ＵＤＣ２は、ア
ップダウンカウンタＣＴ３を最初０にセットし、アップ
カウント動作させ、アップダウンカウンタＣＴ／Ｉを最
初２５５にセットし、ダウンカウント動作させる。ただ
しアップダウンカウンタＣＴ３．ＣＴ４は、初期セット
で１つカウントしたものとする。これによって、エツジ
追跡走査は、第３図（Ｃ）に示すように画面の左下から
右上までおこなうことができる。アップダウンカウンタ
０１′３の出力であるＸアドレス信号とアップダウンカ
ウンタＣＴ４の出力であるＸアドレス信号とによって、
画像メモリＭにストアされている画像データは読み出さ
れる。

次に第２図（Ｄ）に示すようにエツジ追跡走査を画面の
右上から画面の左下まで１回行なう動作を説明する。第
２図（Ｄ）に示す走査の出発点となる画素の位置はＸ＝
２５５　、Ｙ＝Ｏであるので、アップダウン制御部Ｕ　
Ｉ）　Ｃ２は、アップダウンカウンタＣＴ３を最初２５
５にセットしダウンカウント動作させ、アップダウンカ
ウンタＣＴ４を最初０にセットしアップカウント動作さ
せる。これによって、エツジ追跡走査′は第３図（Ｄ）
に示すように画面の右上から左下まで行なうことができ
る。

第２図（Ｃ）に丞すような：ＣＣラン跡走査により、第
１２図（Ｃ）に示すような方向のエツジ追跡が１回の走
査で可能となり、また＠２図（Ｄ）に示すようなエツジ
追跡走査により第１２図（Ｄ）に示すような方向のエツ
ジ追跡が１回の走査で可能となる。

本件゛発明では、第１３図に示すようにラッチ回路Ｌ１
〜Ｌ　ｉ　２を３×４のマトリクスに構成したが、ＮＸ
　（Ｎ＋Ｍ）のマトリクスを構成して同様な動作を行な
うようにしてもよい。

効果以上のように本発明によれば、画面上の各画素の画像デ
ータを予め定めた周期で一方向に順次直線走査しな−が
ら読み出し、次に逆方向に順次直線走査しながら読み出
すアドレス制御部を含むことによって、画像処理を高速
で行なうことができる。

【図面の簡単な説明】

第１図は先行技術の画像処理装置のブロック図、第２図
は走査方向を説明するための図、第３図（Ａ）は先行技
術のアドレス制御部のブロック図、第３図（Ｂ）は本発
明の一実施例のアドレス制御部のブロック図、第３図（
Ｃ）は本発明の他の実施例のアドレス制御部のブロック
図、第４図（Ａ）は先行技術のアドレス変化を説明する
ための図、第４図（Ｂ）は本発明の一実施例アドレス変
化を説明するための図、第５図は一時記憶部によって同
時に画像データが取り出される９個の画素の説明をする
ための図、第６図は先イｊ技術の動作を説明するための
７０−チャ−１・、第７図は先行技術の動作を説明する
だめのタイミングチャー）、　ＥＩ’Ｓ８図はエツジ追
跡時の前処理動作を行なう回路のブロック図、第９図は
画像の微分を説明するための図、第１０図（Ａ）は特定
のラインの画像信号、第１０図（Ｂ）はその微分信号、
第１０図（Ｃ）はその絶対値信号の波形図、第１１図は
評価画素選択部のブロック図、第１２図はエツジ追跡の
方向の説明図、第１３図は本発明の＝−実施例のブロッ
ク図、第１４図は本発明の一実施例の画素選択の説明図
、第１５図は本発明の一実施例の動作を説明するための
タイミングチャートである。Ｍ・・・画像メモリ、ＡＤＣＩ　、ＡＤＣ２・・・アド
レスｆｉｌＪＩＩｆｆ（、Ｓ　Ｒ１−Ｓ　Ｒ３−シフト
レジスタ、Ｌ１〜Ｌ１２・・・ラッチ回路、ＳＴ・・・
評価画素選択部、］゛Ｂ１〜ＴＢ３・・・評価テーブル
、ｌＩ　Ｋ・・・評価部代理人　弁理士　画数　圭一部（Ｃ）１１５図つｎｌｎ７第１２１！Ａ（Ｃ）　（Ｄ）手続補正書（方式）昭和５９年　９月２７日特願昭５９−１００２２３２、発明の名称画像処理装置３、補正をする者事件との関係　出願人住所名　称　（５８３）松下電工株式会社（ばか１名）代表
者４、代理人住　所　大阪市西区西本町１丁目１３番３８号　新興産
ビル国装置ＥＸＯ５２５−５９８５ＩＮＴＡＰＴ　Ｊ国
際ＦＡＸ　ＧＩｌ＆ＧＩＩ　（０６）５３８−０２４７
昭和５９年　８月２８日（発送日）６、補正の対象願書、図面および委任状７、補正の内容（１）訂正願書を別紙のとおりに補充する。（２）図面の浄書（内容に変更なし）。（３）委任状を別紙のとおりに補充する。以　上

Claims

【特許請求の範囲】

テレビカメラにより撮像され、その画像信号の各画素毎
に多値化された画像データを１画面分記憶する画像メモ
リと、画面上の各画素の画像データを予め定めた周期で
一方向に順次直線走査しながら読み出し、次に逆方向に
順次直線走査しながら読み出すアドレス制御部と、前記
画像７メモリから順次読み出される画像データを順次シ
フトしながら一時スドアし、画像のエッソ点になる中央
の画素の画像データとその周囲の画素の画像データとを
同時に送出する一時記憶部と、この一時記憶部から送出
される周囲の画素の画像データの中からエツジｆ長の候
補点となる画素の画像データを選択する評価画素選択部
と、この評価画素選択部によって選択された画素の画像
データの評価関数値を比較し、最大の評価関数値を送出
する評価部とを含むことを特徴とする画像処理装置。