JPS60242661A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、少なくとも２つの入力変数のプール機能を実
行する為の特に集積化された半導体回路網に於ける相補
型トランジス多回路に関する。

この様な機能を実行する回路は例えば電子的データ処理
システムに於ける如く広範に用いられ、ここではこれら
はデータ信号の論理と時間の相互関係の成立を実現する
。この分野に於ける発展の経過に於て、数年来より応答
時間の速い、より正確な、より経済的なコストの回路を
提供する為の努力がはられれてきた。

信頼性及び製造コストの見地から、（これは貯蔵装置の
分野でも同じであるが）この様な回路の発展過程はかな
り早い時期に、集積化即ち高度の実装密度を伴うマイク
ロ化された集積回路への傾向を示した。その結果、抵抗
を出来る限り用いない所謂ＴＴＬ回路と呼ばれる回路で
構成されたトランジスタ回路が用いられた。

しかし、実装密度が高くなるに応じて、熱発散の問題が
非常に重要となってくる。実装密度を高く設計された回
路は、ポータプルで且つ電池で動作することが出来、し
かも回路の消費電力が非常に低い装置を実現する。回路
技法を選択する場合このような回路は動作速度は速いが
通常消費電力の高いバイポーラ・トランジスタで、形成
されるべきか、若しくは動作速度は遅くとも熱の問題の
少ない電界効果トランジスタの如きユニポーラ・トラン
ジスタで形成されるべきかを深く考慮しなければならな
い。この様な代替的な回路技法を比較する際の適当なフ
ァクタは、Ｈ、Ｃ、Ｊｏｓｅｐｈｓにより“Ｍｉｃｒｏ
ｅｌｅｃｔｒｏｎｉｃｓ　ａｎｄ、Ｒｅ１ｉａｂｉｌｉ
ｔｙ”Ｐｅｒｇａｍｏｎ　Ｐｒｅｓｓ社の１９６５年版
第４巻ｐｐ、３４　’−５〜３５０に述べられている様
な電力と遅延の積であるといえる。このファクタを考慮
すると、特に相補的な技法で設計される場合、理論的に
はバイポーラ・トランジスタ回路技法が有利であると考
えられる。しかし現在に至るまでバイポーラ・トランジ
スタの相補型回路は論理システムを構成する唯一の装置
としては用いられないインバータのみであるこのため相
補型論理装置の考えは０Ｍ０８回路にのみ向けられてい
る。

最近、”　Ｉ　Ｅ　Ｅ　Ｅ　Ｊｏｕｒｎａｌ　ｏｆＳｏ
ｌｉｄ”５ｔａｔｅ　Ｃｊ、ｒｃｕｉｔｓ”　Ｓ　Ｃ−
７巻第５号、１９７２年１０月発行Ｐｐ、３５１〜３５
７に掲載されたＳ、Ｃ，Ｓｕ及びＪ　、　Ｄ　、　Ｍｅ
ｉｎｄｌの５ｔａｎｆｏｒｄ　Ｃｏｍｐｌｅｍｅｎｔａ
ｒｙ工程にしたがって製造され得るバイポーラ相補型ト
ランジスタを有する半導体装置が周知になって来た。し
かし、ここに提案され又これに基づく論理回路は、複数
エミッタ若しくはダイオード論理回路が直列接続された
バイポーラ相補型トランジスタを有するインノ（−タの
みである。相補型トランジスタで実現された論理回路と
しては現在ではＣＭＯ８回路技法のみである。

従って、本発明の目的は、プール機能を行い且つ特に電
力・遅延積が改良された回路技法を提供するにある。夫
々の論理ゲートは、要求された夫々の適合に対しどのよ
う力付加重な回路をも用いる事なく、相互に直接接続さ
れる。更に、論理回路は実装密度の高い集積回路として
容易に実現され得る。

全ての周知のバイポーラ相互型論理回路は、減結合素子
のスイッチング容量を再充電するために受動素子（殆ど
の場合オーミック抵抗である）を必要とするという不利
点を有していたが、第１図は夫々のスイッチング機能を
有する能動的トランジメタのみを含むバイポーラ相補型
論理回路の新規な電気回路を示している。第１図の回路
は、２つの入力変数Ａ及びＢの場合に関して、ＮＡＮＤ
機能（正論理）若しくはＮＯＲ機能（負論理）を実行す
る為の基本的な回路を示す。全ての複合論理機能は、と
のＮＡＮＤ機能若機能上ＮＯＲ機能（基本装置）のみの
結合により実現されるのは周知の事実である。

第１図の論理ゲートは直列に接続されたＮＰＮトランジ
スタＴ３及びＴ４とそれに直列に接続されたＰＮＰ　）
ランジメタＴ１及びＴ２の並列回路を含む。ｐＮＰ　）
ランジメタＴ１及びＴ２のエミッタは正の供給電圧Ｖ。

に接続される。供給電圧の他方の極はＮＰＮ）ランジメ
タＴ４のエミッタに接続され、図中この他方の極はＶＲ
でしるされる。以下のこの回路の機能を説明する為、こ
の基準電圧ＶＲはアース電位を有し、回路に供給される
全動作電圧はＶ。であるとする。論理ゲートの出力点Ｃ
は直列に接続されたＮＰＮトランジスタＴ３及びＴ４と
、並列に接続されたＰＮＰ　）ランジメタＴ１、Ｔ２と
が互いに接続される点に於て得られる。入力ＡはＮＰＮ
トランジスタＴ４のべ−ス及びＰＮＰ　）ランジメタＴ
２のベースに接続される。また、入力ＢはＮＰＮトラン
ジスジメ６及びＰＮＰ　）ランジメタＴ２のベースに接
続される。

トランジスタは以下の特性を示さなければならない。

（１）路数ｍＶ単位の低い飽和電圧Ｖ。ｏ８（２）順方
向及び逆方向の場合の電流利得は極めて高い。

□　即ち　β　〉〉１、　β１〉〉１　。

（３）ＰＮＰ）ランジメタ及びＮＰＮ）ランジス゛りの
電圧、電流特性は略等しい。

これらの仮定のもとで、供給電圧Ｖ。は、導通中のＰ’
ＮＰ）ランジスタ若しくはＮＰＮ）ランジメタのベース
・エミッタ電圧と略一致する。例えば第４図（関して後
に説明する制御回路を介して供給電圧はオフ状態に於て
予め決定された適当なベース電流■Ｂｏが流れる様にセ
ットされる。出力点Ｃに於けるスイッチング容釦の光物
するースイッチング動作の際に必要な電流はβ（約１０
０）だけ高く、従ってスイッチング速度は受動素子を有
する論理回路よりもはるかに速く若しくは同一のスイッ
チング速度の場合、消費電力がはるかに少なくなる。

第１図の論理回路の機能を説明する為、供給電圧は＋■
。＝０．７ｖＸｖＲ＝０■と仮定される。

入力信号即ち入力変数人及びＢの夫々は２つの予め決定
された電圧Ｏｖ若しくは０．７ｖのいずれかを呈し得る
。両入力変数（ＡＸ　Ｂ）が上位の電圧レベルＶ　ｏ＝
　０．７　Ｖを示す場合のみ、出力点Ｃに電位ＶＲ＝０
が生じるのは明らかである。その様な場合、ＮＰＮトラ
ンジスジメ３及びＴ４は両方共オンであシ、そしてＮＰ
Ｎ）ランジメタＴ４に与えられた下位電圧■□は、出力
点Ｃに現われる。

上位電圧Ｖ。を２進数“１”に対応させ、下位電圧ＶＲ
を２進数”０”に対応させると（正論理）、第１図の回
路は入力変数Ａ及びＢのＮＡＮＤ機能を実行する。この
２進数の値に対して電圧め値を逆の対応関係にすると、
ＮＯＲ機能が達成される。

又説明された回路は２つよシも多い入力を有するように
拡張され得る。当然、２．２Ｃ図のＰＮＰ　）ランジメ
タ及びＮＰＮ）：Ｅｙンジジメも電圧の極性を逆にする
事によ）互いに代えられる。従って、正論理の場合ＮＯ
Ｒゲートが達成される。

新規なバイポーラ相補型回路技法の機能達成の為の上述
の如く説明された条件は第２Ａ図の表面図と・第２Ｂ図
の断面図によシ示された半導体構造を有する良好な実施
例によシ達成される。第１図の回路を再び示す第２Ｃ図
の回路では、集積化された実施例第２ａ図及び第２ｂ図
に於ける夫々の半導体領域との対応関係を容易にする為
に各〈・１・域に記号が記入されている。第２ａ図及び
第２ｂ図に示された集積化された半導体構造は主に電界
効果トランジスタに関して開発された処理段階に基づい
て形成される。本実施例に於てはサファイ゛アは担持基
板（ｃａｒｒｉｅｒ　−ｍａｔｅｒｉａｌ　）１として
用いられ、その上に例えばシリコンの半導体層が付着さ
れそして、半導体層は酸化絶縁物２によシ分離されてい
る。全てのトランジスタは所謂横方向トランジスタとし
て設計されている。即ち、所謂縦方向トランジスタと対
照的にトランジスタのエミッタ、ベース、及びコレクタ
領域は横方向に間隔をもって配列されている。サファイ
アは絶縁物であるので、キャリアの注入は横方向にのみ
行なわれる。本実施例によシ示される如く夫々の領域の
適当な間隔及びドーピングにょシ所望の高い電流利得が
達成され得る。コレクタ領域及びエミッタ領域は左右対
称であるので電流利得βＮはβ１と等しい。ＰＮＰ　）
ランジメタ及びＮＰＮ）ランジメタの領域間隔は同じマ
スクによシ限定さ・れるのが望ましく、そして二重層を
用いるこれ自体周知の選択的食刻工輻にょ多形成されそ
の結果両方の型のトランジスタに関して略等しいｖＢＦ
。

特性が得られる。

第２ａ図はＰＮＰ）ランジメタＴ１及びＴ２だけが４つ
の半導体領域によ多形成されるのを詳細に示す。第２ａ
図に於てトランジスタＴ１及びＴ２に関して夫々Ｐ１は
共通エミッタ領域でβ２は共通コレクタ領域である。分
割されているベース領域はｐＮＰ　）ランジメタＴ１に
関しては、Ｎ１で、そしてＰＮＰ　）ランジメタＴ２に
関してはＮ２であシ、それらは酸化物絶縁領域２′によ
シ互いに分離される。従って、ＮＰＮトランジスジメ６
及びＴ４に関しても夫々半導体領域Ｎ３／Ｐ３／Ｎ３４
及びＮ４／Ｐ４／Ｎ３４が与えられる。

信号及び電圧供給の為の接続線は、夫々の接続点によシ
図式的にのみ示される。例えば、Ｐ１領域は接続点３に
よシミ圧供給線と接続している。このトランジスタは最
小面積で設計されるので、バッキング密度の極めて高い
論理回路が得られ、こＱ密度はＣＭＯ８回路に比較して
非常に高いことは明らかである。このことは、この回路
技法の静的な電力消費は以下に詳細に説明される如°＜
１、動的な霜′力消費と比較して無視し得る程であると
いうことに基づき可能となる。

製造工程に関しては、埋め込み型コレクタの如き、バイ
ポーラ標準方法を参照されたい。又、絶縁は基板を絶縁
する代わシにＭｃＧｒａｗ−Ｈｉｌ１社１９６５年版”
　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｅｕｉｔ″ｐｐ、−１
６８に述べられているＥＰＩＣ工程の如き分離ピットに
よって達成されてもよい。更に、分−離″ハ分離領域の
選択的な発生の為、半導体と共に電気化学的に分離層を
形成するイオン・プランテーションによシ達成されても
よい。

本実施例によシ説明された上述の回路技法の主要件は論
理機能を実行する為、動的状態の間スイッチング電流Ｉ
　が供給電圧Ｖ。及び次Ｑ関係Ｗ によシ決定されることを含む。

ＶＢｏｚｖ。及び”５Ｗ＝ｆ（ｖＢＥ”）一方、静的状
態に於て得られる静的電力は、スイッチング・トランジ
スタの深い飽和状態及び順方向及び逆方向の高い電流利
得により可能となる再注入による電流Ｉ８Ｗの”再利得
”の原則に基づく。

これらの原則は第３図に示された様な簡単なインバータ
回路チェーンによシ以下に詳しく述べられる。説明を簡
単にする為、最初に両型式のトランジスタの特性は極性
を離れて同一でああとげる。

第６図に示された様々インバータ回路の静的状態の間、
入力Ｅは上レベルの信号子Ｖ□であるとすると、互いに
相補的なトランジスタである第１インバータ段のＮＰＮ
　）ランジスタＴＩＮ、第２インバータ段のＰＮＰ　）
ランジスタＴ２Ｐ、第３インバータ段のＮＰＮ）ランジ
メタＴ３Ｎは、飽和導通する。これは第６図に於て該当
する夫々のトランジスタに斜線を引く事によシ示される
。電圧■１から制御装！４によシ引き出されるインバー
タ・チェインの動作電圧はＶ。である。

第３図に関するインバータ・チェインの静的オン状態は
（１）式によシ示される。

ｖＢＥ＝ｖＯ−ＶＣＢＳ　（１） 即ち、例えばＰＮＰ　）ランジメタＴ２Ｐのベース−エ
ミッタ電圧は動作電圧Ｖ。と導通しているＮＰＮ）ラン
ジメタＴＩＮの飽和電圧の差である。

段ＨＸＨｑごとの静止電流■。は飽和状態中に流れるベ
ース電流によシ生じる。順方向及び逆方向での電流利得
が高い場合上記ベース電流は低い。

Ｉ□＝ｘＢ＝Ｉ１．（１−αＮ）＋（１−αＩ）〕・Ｔ
Ｅ（ＶＢＥ）ｚ〔（β、十βＩ）／β、・β１〕・■Ｅ
（”ＢＥ）向の電流利得因数を夫々示し、βＮ及びβ１
はエミッタ接地に於ける電流利得を示す。α及びβの関
係は以下の如くである〇 β＝α／（１−α） ■　はベース−エミッタ電圧ＶＢ□に依存する内部エミ
ッタ注入電流である。

対称的なトランジスタに関してはβＮ＝β１＝βである
のでこの場合１＋β２βと仮定すると、（２）式の様に
なる。

ｒｏ：：（２／β）・ＩＦ：、（ｖＢＦ、）（２）これ
は最大値としては次式である再利得スイツｔング電流Ｉ
ＳＷの前述の原則を表わす。

ＩｓＷ”Ｅ（ｖＢＥ）　（３） このスイッチング電流の再利得かくして低い静的電流は
以下の如く説明される。夫々の入力接経・点若しくは出
力接続点に接続された回路容柘のスイッチングの後、飽
和導通トランジスタに於て注入電流は通常の方向、即ち
エミッタによシ注入された方向ばかシではなく、コレク
ターベース接合（次いでこれは順方向に極性付けられる
）を経ても流れ、外見上静的な状態では左右対称のトラ
ンジスタの場合、極めて小さい差電流のみが生じる。

（３）式に従って、ＶＢ、ｌ’！Ｖ。（動作電圧）及び
飽和電圧Ｖ。８ｓ　に千シ予め決定され（（１）式参照
）よって上に述べられた電流利得ファクタが等しいとい
う仮定の基では、スイッチング電流対静的電流の比は（
４）式の如くである。

Ｔｓｗ／Ｉｏ＝β／２．　（４） 従って両方向に於ける電流利得が１００の場合５０とい
う値のスイッチング対静的パワー比が得られる。

実際の論理機能の場合、入力の数（ファン・イン＝ＦＩ
）若しくは出力の数（ファン・アウト＝ＦＯ）を考慮す
ると（５）式の様になる。

Ｔｓｗ＝Ｔｏ”β／（ｐｔ十ｒｏ）、　（５）前述の仮
定とは異なシ、トランジスタは特性的に対称ではない場
合、よシ低い電流利得はかなシ効果的である。その様な
場合β／２に代わシ、平均電流利得βの値が適用されね
ばならない。

βの値は以下の如くである。

β−β、・β１／（β、＋βＩ） 両方の型のトランジスタの対応性が不完全であると、夫
々のスイッチング状態に従い静的電流及び対応するスイ
ッチング電流は異なるという効果が生じる。しかしこれ
は、信号パルスの先縁と後縁を不揃いにするだけである
。例えば負の電荷と正の電荷の場合のスイッチング電流
の比かく６であると（略ｅに対応）、２つの型のトラン
ジスタに対して１△ｖＢＥＩ≦２６ｍＶ　（温度電圧）
が必要である。

飽和電圧ｖＣＥｓ　（（１）式参照）が異なってもこれ
ら自体が低いために、殆ど影響はない。静的な低い電力
の為には高度に反転された電流利得が要求される。しか
し、飽和、を圧の本質的な成分はオフセット電圧Ｖ。ｆ
ｆ５ｅｔ　と呼ばれる。このオフセット電圧はコレクタ
電流Ｉ　＝Ｏに於けるコレフターエミッタ電圧を表わす
。高度に反転された市、流利得に於てオフセット電圧は
極めて低い。

従って、 １■ｏｆｆＢｅｔ１＝ｖＴ″ｔｎαＩ α１＝β■／（１＋β１） ｖＴ＝温度電圧 諮１えば、 α１≧０．９（β１≧９） ”　ｏｆ　ｆ　ｓｅ　ｔ　’　ｚ２−５ｍＶ本発明の回
路技法が実現され得るかどうかの問題について、述べる
とこれは全く可能である。これは一般的なパイボーラ工
程例えば埋め込み型コレクタを有する標準工程により、
特に受動的な絶縁（ｐａｓｓｉｖｅ　１ｓｏｌａｔｉｏ
ｎ　）が相応られる場合、所望の特性を有する補相型ト
ランジスタを得る。

以下は、サファイアの如き絶縁基板上のシリコンに於て
全体的側面構造の例である。

ＰＮＰ及びＮＰＮ　）ランジメタのエミッタ注入電流ｖ
ＢＥ（ＴＦ、）に基づくベース−エミッタ電圧が等しい
という仮定は式に従って飽和電流ＩＳが等しいことを示
す。

”　Ｓ　（ＰＮＰ）　＝’ｗ１３・μ、・１）ｎ・ｋ・
Ｔここで ｑ＝単位電荷 Ａ＝エミッターベース接続の表面状態。

ＷＢ＝ベース幅 μ、＝ベース中に於ける少数キャリア （ここではホール：ｐ）移動度。

ｐｎ＝ベース中に於ける少数キャリア （ここではｎ領域に於けるホール：ｐ）の濃度８ ｎ１＝真性濃度 ＮＤ＝ベース中に於ける多数キャリア （ここではドナー）の濃度 ＮＰＮ）ランジメタの飽和電流に関して（８）式に相当
する式が確立される場合、要求されるのは両方の型のト
ランジスタの飽和電流が等しい事である。即ち、 １Ｓ（ＰＮＰ）　５（ＮＰＮ）　（９）更に両方の型の
トランジスタの寸法が同じであるとすると、 μｐ／ＮＤ＝μｎ／ＮＡ　６０ ６１式において、 μｍ＝ＮＰＮ）ランジメタのベースに於ける少数キャリ
ア（ここでは電子：ｎ）の移動度ＮＡ＝ＮＰＮ）ランジ
メタのベースに於ける多数キャリア（ここではアクセプ
タ）の濃度例えば前述のａＱ式に関して次の様なドーピ
ングが与えられる。

６−３ ＰＮＰ　ＮＤ＝１０　ｃｒｒＬ Ｐ　＝４ＤＤｃ＋＋ｔ”　／ＶＳ ＮＰＮ　ＮＡ＝２・１０　α μ　＝８００億　／ＶＳ 与えられた例に於て、相補型トランジスタのベース幅が
等しいことは夫々の例に於て必ずしも必要ない。上述の
ドーピングは、例えばイオン・インプランテーションに
より達成され、そしてこの目的の為に本分野に於て周知
の技法が用いられ得る。エミッタ若しくはコレクタは、
所望の高い電流利得を達成する為十分Ｋ（＞　１０”ｃ
ｍ−３）ドープされる。今までのインプランテーション
技法は、製造上の制御の点で非常にすぐれた可能性を与
え、不純物の量及び深さの如き全てのプロセス・パラメ
ータ製造工程の際の電気的量によシ決定され得る。イン
プランテーションされた領域に熱的な付加的処理を行う
ことによシ他の電気的動作データの等しい分布状態が、
達成される。更に、ドーピングと幾何学的形状の組合わ
せは同様に可能である。

既に説明された様に、揚字された回路技法は、スイッチ
ング電流が動作電流Ｖ。を越えて決定される事実に基づ
く。ｖｏはベース・エミッタ電圧の高さに略一致する。

動作電圧Ｖ。の正確な調節及び一定性を達成する為の要
求事項は本発明の実施例によれば、第４図に示された制
御回路によって達成される。第４図の回路の左側部分に
於て、論理回路は動作電圧■。を与えられる部分的に切
断された線によシ図示される。例えばトランジスタＴ２
’、Ｔ３’及びＴ４’は第１図の論理ゲートのトランジ
スタＴ２、Ｔ３及びＴ４に相当する。動゛作電圧ｖｏは
出力端子Ｆ及びＧに於て取シ出される。動作電圧Ｖ。は
無制御型操作電圧中■１からシ１き出される。制御回路
に股、けられたトランジスタＴＸ１若しくはＴＸ２はそ
れらの特性に於て論理回路の相当する相補型トランジス
タに可能な限。

り同一である。ＰＮＰ比較トランジスジメＸ１のコレク
タ電流は電圧比較手段により通常の公称値と比較される
。この目的の為、最大スイッチング電流ＩＳｗを示すコ
レクタ電流はトランジスタＴ。

Ｘｌからコレクタの枝路の抵抗Ｒ１を経て電圧に変換さ
れる。比較電圧としてＮＰＮ　トランジスタＴＸ２のベ
ース−エミッタ電圧が用いられる。従って温度が上昇す
ると、スイッチング電流は減少する。これは論理電圧の
振れがｖＢＥに伴って減少するので、スイッチング時間
が一定に停まるという為に必要である。抵抗Ｒ２はトラ
ンジスタＴＸ２に対する動作抵抗を示す。スイッチング
電流■８ｗが公称値よシも低い場合、トランジスタＴＸ
２の導通状態は低くよシ多くの電流がトランジスタＴＨ
に流れ、それによってＶ。が増大する。

スイッチング電流Ｉ８ｗが低過ぎる場合、この効果は逆
である。トランジスタＴＸ２のエミッタに　′はトラン
ジスタＴＨのエミッタのアース電位、若しくは別の補助
電圧−ｖ２を印加される。

第５図は第１図若しくは第２Ｃ図の夫々の回路に対する
本発明の論理回路の他の実施例を示す。

両入力変数（Ａ％Ｂ）が下位の電圧レベルＶＲを示す場
合のみ、出力点Ｃに於て電位十Ｖ。が発生し、そして少
なくとも１つの入力変数が上位の電圧レベルを選ぶ場合
、電位ｖＲが出力点Ｃに現われるのは明らかである。そ
の結果、正論理きれている場合、この回路はＮＯＲゲー
トである。しかし、これは本発明が夫々の実際の論理回
路に制限されないのを示している。

提案された回路技法によυ得られる利点は、動的な電力
に比べて、静的な電力が無視できる点である。バイポー
ラ回路の大変小さい電圧の振れの為に今日の先行技術で
は、電力消費に関して最も優れた回路技法であると考え
られている相補型電界効果トランジスタを含む論理回路
よシもよシ良゛い電力と遅延積が得られる。０ＭＯ８と
比較して、提案された本発明のバイポーラ相補型回路技
法は、よシ低い動的表゛動力消費はもとよシ、よシ低い
供給電圧、特によシ低い論理信号振れの利点を生じる。

電力消費Ｐは次の様に示される。

ＰＮＣ−、Ｕ２ ここでＣは回路の静電容量を示す。

かくて、提案されたバイポーラ回路技法とＣＭＯ８回路
技法の動的電力消費の比較は次の様に示される。

更に些較はされていないが、速度が速くなる。

また、０ＭＯ８で可能なよシも高い実装密度が最少の面
積しか必要としないバイポーラ・トランジスタとして達
成される。

【図面の簡単な説明】

第１図は本発明の実施例に従うＮＡＮＤ若しくはＮＯＲ
ゲートの電気回路図で第２ａ−２ｃ図は、第１図の回路
を都合よく集積化した実施例の平面図、断面図、及び第
１図の回路に於ける特定な半導体領域のトランジスタの
具体的な型を表示した回路図で、第３図は本発明の原理
を示す為簡単なインバータ回路の回路図で、第４図は提
案された回路の電圧を供給する為に都合良い制御回路で
、第５図は本発明に基づく他の実施例である。 出願人　インターナショナル・ビジネス・々ジーンズ・
コーポレーション 復代理人　弁理士　岡　１）　次　生 第３図

Claims (1)

1. 【特許請求の範囲】 半導体基体の表面付近の部分に異なる第１及び第２導電
   型のトランジスタを有する半導体装置において、 前記表面付近の部分に互いに離して形成された前記第１
   導電型の第１及び第２領域（ＰＬ及びＰ２）と、 前記表面付近の部分に互いに離して形成され、前記第１
   及び第２領域に隣接して当該面領域間に伸びる部分を有
   する前記第２導電型の第３及び第４領域（Ｎｌ及びＮ２
   ）と、 前記表面付近の部分に互いに離しで形成された前記第２
   の導電型の第５、第６及び第７領域（Ｎ３４、Ｎ３及び
   Ｎ４）と、 する前記第１導電型の第８領域（Ｐ３）と、前記表面付
   近の部分に前記第８領域とは離して形成され、前記第５
   及び第７領域に隣接して当該面領域間に伸びる部分を有
   する前記第１導電型の第９領域（Ｐ４）と、 を設け、前記第１、第２及び第３領域で前記第１導電型
   の第１トランジスタ（Ｔ１）を、前記第１、第２及び第
   ４領域で前記第１導電型の第２トランジスタ（Ｔ２）を
   、前記第５、第６及び第８領域で前記第２導電型の第１
   トランジスタ（Ｔ３）を、そして前記第５、第７及び第
   ９領域で前記第２導電型の第２トランジスタ（Ｔ４）を
   夫々形成するようにしたことを特徴とする半導体装置。