JPS60242630A - 集積回路の多量製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路の多量製造方法、特に金属基板を用い
た集積回路の多量製造方法に関する。

（ロ）従来の技術 従来の半導体素子の多量製造方法としては特公昭４５−
１１３７号公報の如きパンチングメタルフレーム方法お
よび特公昭４７−３２０６号公報のフィルムキャリア方
法が知られている。

（ハ）発明が解決しようとする問題点 しかしながらこれらの方法が適用されるのは電力消費の
小さいモノリシック集積回路に限られ、また各リード片
は自己支持されなくてはならないのである程度以上に細
くできずビン数の多い大規模集積回路には適していない
のである。

に）問題点を解決するための手段 本発明は斯点に鑑みてなされ、長板状の金属基板に設け
たインデックス孔あるいはスリット孔を設け、これらか
ら割り出される多数の区画内に夫々の複数個の導電パタ
ーンを形成して集積回路を多量製造することにより従来
の欠点を大巾に改善した集積回路の多量製造方法を実現
するものである７゜ （ホ）作用 本発明に依れば、長板状の金属基板上の多数の区画内に
多数の集積回路を同時に形成でき且つ回路機能検査後に
個別集積回路に分離するので、はとんと大部分の工程を
自動化でき極めて高い量産性を確立できる。

（へ）実施例 本発明の一実施例を第１図乃至第４図を参照して詳述す
る。

まず第１図に示す如く、長板状の金属基板（１１を準備
し、基板＋１＋の長手方向に一定間隔でインデックス孔
（２）あるいはスリット孔（３）を形成する。金属基板
（１）としてはＩＷＩ厚のアルミニウムを用い、例えば
７０ｗＸ１０００ｍの長板サイズとする。インデックス
孔（２）あるいはスリット孔（３）はいずれかが形成さ
れ、完成される集積回路が大きいものには第１図Ｂの如
くスリット孔（３）を用い、逆に小さいものは第１図Ａ
の如くインデックス孔（２）を用いる。このインデック
ス孔（２）あるいはスリット孔（３）はプレスで打抜か
れ、後工程の機械的手段による位置の割り出しとして用
いられる。従って完成される混成集積回路の大きさに従
ってインデックス孔（２）あるいはスリット孔（３）の
間隔が選ばれる、更に詳述すると第１図Ａは基板（１）
の巾方向の両端にインデックス孔（２）を設け、インデ
ックス孔（２）で割り出される区画（４）に２個の集積
回路を備えている。

即ちインデックス孔（２）を用いて位置の割り出しをし
た後、正字状のプレス溝（１０を形成して区画（４）に
並列に２個の集積回路を配列している。

次に第２図に示す如くインデックス孔（２）あるいはス
リット孔（３）で割り出される基板（１）上の多数の区
画（４）・・・（４）に導電パターン（５）を形成する
。区画（４）内圧は複数の導電パターン（５）が形成で
き、同種または異種の導電パメーン（５）を同一区画（
４）内あるいは異なる区画（４）に形成できる。

前述した基板（１）は周知の陽極酸化によってその表面
に酸化アルミニウム被膜（図示せず）が形成され、更に
基板（１）の−主面に第４図に示す如く導電パターン（
５）が形成される。先ず第４図Ａの如く導電金属箔（６
）例えば銅箔が粘着される。金属箔（６）表面はスクリ
ーン印刷によって所望の導電パターン（５）を露出して
レジスト（７）でマスタされ、貴金属（金、銀、白金）
メッキ層（８）が第４図Ｂの如く金属箔（６）表面にメ
ッキされる。然る後レジストを除去して貴金属メッキ１
（８３をマスクとして金属箔（６）のエツチングを行い
第４図Ｃの如く所望の導電パターン（５）・・・（５）
が形成される。スクリーン印刷による導電パターン（５
）・・・（５）の細さは０．５　ｍが限界であるので、
極細配線を必要とするときは周知の写真蝕刻技術に依り
約２μまでの極細導電パターン（５）・・・（５）が可
能となる。極細導電パターン（５）は従来のパンチング
メタルフレームやフィルムキャリアでは出来なかったが
本発明では可能となり、ピン数の多い大規模集積回路の
組立や高周波回路に利用できる。

尚本工程で多層配線が必要なときは形成された導電パタ
ーン（５）上に更にポリイミドなどの絶縁層を形成しそ
の上にスクリーン印刷で導電塗料を印刷して焼成するこ
とで実現できる。

また本工程で抵抗等の回路素子を組込むときは周知のス
クリーン印刷技術によって抵抗塗料を金属基板（１）に
印刷して焼成して形成する。

続いて第３図に示す如く、導電パターン（５）の所望の
バッド６１）上に半導体集積回路等の半導体素子（９）
を導電ペーストを用いて固着し、パッドＩ！ｉ１Ｊに隣
接する導電パターン（５）と対応する半導体素子（９）
の電極とを金あるいはアルミニウム細線でボンディング
して接続する。斯るボンディングはインデックス孔（２
）を利用して位置出しした後自動的に行なえる。

然る後インデックス孔（２）あるいはスリット孔（３）
を用いて機械的にコマ送りを行いながら測定される導電
パターン（５）に通電して半導体素子（９）および他の
回路素子を含む回路機能検査を行う。斯る検査で抵抗等
が組込まれている場合はファンクショナル）　ＩＪミン
グをして回路機能の調整を行い、更に半導体素子（９）
が所定の回路機能を出さないときは半導体素子（９）を
除去して再生を行い歩留の大巾向上をはかる。また必要
ならばボンディング細線の接着強度の測定も行なえる。

即ち本工程では封止前に回路機能検査を連結された状態
で行なえるので極めて効率よく測定やトリミングが行な
え且つ不良品の再生もできるので大巾な歩留向上を達成
される。

更に斯る検査後半導体素子（９）および保護を必要とす
る回路素子にはシリコンレジンを塗付して素子およびボ
ンディング細線を保護する。また斯る素子はトランス７
アモールドにより部分的にモールドができる。

斯上の工程の後金属基板（１）に連結された状態で完成
された多数の集積回路はプレスによって金属基板（１）
から個別集積回路として分離される。このプレスはイン
デックス孔（２）あるいはスリット孔（３）に従って機
械的に位置を割り出して行なえるので極めて効率が良い
。このプレスでは雄型金型の周端部のみを基板（１１に
当接させて行うので基板（１）上の素子は影響を受けな
い。

個別集積回路には外部リードが半田付けされた後樹脂ケ
ースで封止するかエポキシ樹脂のディピングによってク
ールを行って完成される。

（ト）発明の効果 本発明に依れば金属基板（１）を採用しているので゛放
熱効果が大きく、高耐圧大出力用の半導体素子（９）の
組込みが可能となる。この結果高耐圧大出力のツイント
ランジスタ、デュアルトランジスタ、トランジスタアレ
ー、ダイオードアレー、ダーリントン接続カスケード接
続が量産化できる利点を、有する。またオペアンプ等の
モノリシック集積回路とパワートランジスタの組合せや
ダイオード、トランジスタ・モノリシック集積回路とＬ
ＣＲ素子の組合せが同一パッケージで量産できる利点も
ある。更に前述した如く異種導電パターンを用いれば多
機種少量生産も効率化できる。更にまた連結状態での回
路機能検査が可能となるのでファンクショナルトリミン
グおよび不良の再生ができ歩留はほぼ１００％となる。

更にインデックス孔あるいはスリット孔を用いることに
より従来より確立した自動化技術を容易に取り入れるこ
とができ大巾な自動化が達成できる。

更に本発明では区画（４）内に複数の集積回路を配置し
ているので、金属基板（１）に多数の集積回路を実装で
き更にｔ産性な向上できる。

【図面の簡単な説明】

第１図乃至第３図は本発明を説明する上面図、第４図は
本発明の導電パターンの形成方法を説明する断面図であ
る。 主な図番の説明 （１）は金属基板、（２）はインデックス孔、（３）は
スリット孔、（４）・・・（４）は区画、（５）は導電
パターン、（９）は半導体素子である。 特許出願人 三洋電機株式会社 代表者　井　植　薫 外１名 第１図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. （１）長板状の金属基板に間隔を設けてインデックス孔
   あるいはスリット孔を設け、該インデックス孔あるいは
   スリット孔で割り出される多数の区画内に夫々前記金属
   基板とは絶縁処理された複数個の導電パターンを形成し
   、各導電パターン上の所望位置に少（とも半導体素子を
   固着し且つボンディング細線による各導電パターンとの
   接続を行い、前記半導体素子を含む回路機能検査を行っ
   た後に前記金属基板から個別集積回路に分離することを
   特徴とする集積回路の多量製造方法、。