JPS60238972A - Posタ−ミナル - Google Patents

Posタ−ミナル

Info

Publication number
JPS60238972A
JPS60238972A JP59094509A JP9450984A JPS60238972A JP S60238972 A JPS60238972 A JP S60238972A JP 59094509 A JP59094509 A JP 59094509A JP 9450984 A JP9450984 A JP 9450984A JP S60238972 A JPS60238972 A JP S60238972A
Authority
JP
Japan
Prior art keywords
mode
write
data
read
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59094509A
Other languages
English (en)
Inventor
Yoshihiko Otsuka
大塚 善彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59094509A priority Critical patent/JPS60238972A/ja
Publication of JPS60238972A publication Critical patent/JPS60238972A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cash Registers Or Receiving Machines (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、POSターミナルに関し、特に、POSター
ミナルにおける販売取引処理とターミナルから中央計算
機へのデータ転送との調和に関するものである。
〔発明の背景〕
従来のPOSターミナルは、オフラインモートドオンラ
インモードの2種の操作モードラ有シ、開店中はオフラ
インモードでレジスタ(金銭登録器)として動作し、閉
店後(特に電話料金の安い夜間)にオンラインモードに
切替えて、データを一括して中央計算機に転送するとい
うのが、普通の操作形態である。ところが、閉店と共に
各店で一済にデータ転送が開始されると、中央計算機の
負荷が過大となり、あるいは通信回線の容量が不足する
などして、全機の転送完了までに長時間を要することに
なる。さりとて、開店中にう−タを中央計算機に送るた
めにオフラインモードに切替えると、販売取引処理を停
止しなければならないので、店頭業務がはかどらないと
いう不便があった。
〔発明の目的〕
本発明の目的は、POSターミナルに、オンラインとオ
フラインの2種の動作の混在を許す第3のモードを与え
て、システムの運用効率を改善することにある。
〔発明の概要〕
本発明によれば、販売取引データをメモリに書込む時に
、書込んだデータの量(例えばワード数、バイト数等)
を積算し、メモリから読出して中央計算機に送信する時
には、読出したデータの量を前記積算値から減算するよ
うに、メモリ書込回路と同読出回路を構成する。オンラ
イン動作とオフライン動作の双方が許される動作モード
(以下)・イブリッドモードという)において、基本的
には書込回路が動作状態にされるが、書込まれたデータ
の積算値が所定値(例えばオペレータにより設定される
)以」二になると、読出回路が動作状態にされて、中央
計算機へのデータの送信を開始する。
しかし、その間に販売取引処理が行なわれると、その期
間中ば書込回路が動作状態にされる。
〔発明の実施例〕 第1図は、本発明の一実施例でろるPOSターミナルの
メモリ書込読出側間部を示す。中央計算機に送信すべき
データはメモリーに格納されており、そこへの書込みは
書込レジスタ2から行なわれる。読出されたデータは、
読出レジスタ3を経て送信回路4に送られ、ここから公
衆電話回線、専用データ回線その他の適当々伝送媒体を
経て中央計算機(図示省略)に伝送される。メモリーに
対する書込み及び読出しのためのアドレスは、アドレス
選択回路5によって選択され、書込みのためのアドレス
は書込アドレスレジスフ6が指定し、読出しのためのア
ドレスは読出アドレスレジスタ7が指定する。書込カウ
ンタ8は書込動作のたびト に1ずつカラン夷アップして、その計数値が送信開始時
に読出カウンタ9に転送され、そして、読出カウンタ9
は読出動作のたびに1ずつカウントダウンし、0に達す
ると、0検出器10がそのことを検出する。ハイブリッ
ドモードにおいて、書込カウンタ8の計数値は、比較器
11によって、定数レジスター2の内容と比較されて、
所定の関係にあれば送信が開始される。定数レジスター
2の内容は、例えばテンキ一式など適当な形式の送信開
始量設定装置13を介してオペレータによりセットされ
る。読出回路部分はアンドゲート14の出力で制御され
、書込回路部分はアンドゲート15の出力で制(財)さ
れ、そして、これらのゲートの状態はメモリモードラッ
チ16によって決定される。
これらの各回路の統括的な制御は制御回路17が行なう
。操作モードスイッチ18は、オフラインモードと、オ
ンラインモードと、ハイブリッドモードの3種のモード
の1つをオペレータが選択するためのものである。後述
するように、オフラインモードでは販売取引データの書
込みe動作のみが行なわれ、オンラインモードでは中央
計算機への送信動作のみが行なわれ、そしてハイブリッ
ドモードでは両動作が交替的に行なわれる。レジスタ部
19は、周知のものであるから、制御回路17と接続さ
れていることを概念的に図示するにとどめる。
ターミナルの始動に際して、リセットI信号21とリセ
ット■信号22が発生され、読出カウンタ9、読出アド
レスレジスタ7、書込アドレスレジスフ6及び書込カウ
ンタ8は、すべてOにリセットされる。
まず、操作モードスイッチ18がオフラインモードに設
定されたとする。メモリモードラッチ16は書込(W)
側にセットされて、その結果、アンドゲート15がON
で同14がOFFとなる。
販売取引データは、レジスタ部19から制御回路17を
介して書込レジスタ2にセットされる。この時、書込ア
ドレスレジスタ6の内容はOであるから、それを受けた
アドレス選択回路5はO番地を選択し、書込レジスタ2
のデータはメモリ1の0番地に書込まれる。その後、ク
ロック23が発生し、ゲート15を通って書込アドレス
レジスタ6と書込カウンタ8の内容を1だけ増加させる
したがって、次の販売取引データld1番地に書込まれ
、以降の引続く販売取引データは、2番地以降の相次ぐ
番地に順次書込まれる。
次に、操作モードスイッチ18がオンラインモードに設
定されたとする。この設定により、メモリモートラッチ
16が読出(几)側にセットされて、アントゲート14
がON、同15がOFFとなり、同時に、書込カウンタ
8の内容が読出カウンタ9に転送される(24)ととも
に、書込カウンタ8はリセットされる。なお、読出アド
レスレジスタ7は最初に0にリセットされている。前述
のように、販売取引データは0番地から順に書込捷れ、
そして、書込カウンタ8は書込捷れたデータの総量すな
わち書込動作回数を保存していた。
したがって、オンラインモードの設定により前記のよう
にして形成された状態において、読出アドレスレジスタ
7は転送すべきデータの最初のものの番地を保持し、か
つ、読出カウンタ9は転送すべきデータの総量(転送の
ための読出動作の所要回数)を保持していることになる
中央計算機への転送が開始されると、まず、読出アドレ
スレジスタ7の最初の内容に従って0番地が読出されて
、読出レジスタ3を経て送信回路4に送られ、ここから
中央計算機へ送信される。
その後クロック23がアンドゲート14を通って読出ア
ドレスレジスタ7の内容を1だけ増加させ、同時に読出
カウンタ9の内容を1だけ減少させる。
したがって、次回には1番地の内容が読出されて中央計
算機に送信され、以下同様にして相次ぐ番地の内容が順
次読出されて、中央計算機に送られる。書込捷れていた
販売取引データの全部の転送が終ると、読出カウンタ9
の内容は0になり、0検出器10がそのことを検出して
、信号25を発生し、読出動作を停止させるとともに、
読出カウンタ9、読出アドレスレジスタ7、書込アドレ
スレジスタ6及び書込カウンタ8をすべてリセットする
最後に、本発明の特徴であるハイブリッドモーl+にお
ける動作を説明する。まず、オペレータは、メモリ1に
蓄積された販売取引データの量がいかほどに達したら中
央計算機に送信するかを決めて、その値を送信開始量設
定装置13を介して定数レジスタ12にセットし、次い
で、操作モードスイッチ18を・・イブリッドモードに
設定する。この時点において、読出アドレスレジスタ7
と読出カウンタ9は、装置の始動時にリセットされたま
まか、あるいはオンライン動作の終了によってリセット
されたままか、いずれにしても0である。寸た、書込ア
ドレスレジスタ6と書込カウンタ8は、装置の始動直後
又はオンライン動作終了後ならば0であり、オフライン
動作の後ならばある値になっている。
ハイブリッドモードにおいて、比較器11は書込カウン
タ8の内容と定数レジスタ12の内容を常に比較してい
る。前者が後者未満である限り、メモリモードラッチ1
6は書込(W)側に設定され、オフラインモードの場合
と同様に販売取引データがメモリ1に書込まれ、そのつ
ど書込アドレスレジスタ6と書込カウンタ8が歩進する
。書込カウンタ8の内容が定数レジスタ12の内容に等
しいか又はそれより太きいと、比較器11は信号26を
発生し、これに応答して、制御回路17は、書込カウン
タ8の内容を読出カウンタ9に転送するとともに書込カ
ウンタ8をリセットし、同時にメモリモードラッチ16
を読出(R)側に切替え(9) る。
この状態において、オンラインモードの場合と同様に、
メモリ1の内容は、読出アドレスレジスタ7の内容に従
って0番地から順次読出されて送信され、他方、読出ア
ドレスレジスタ7は順次歩進し、読出カウンタ9はカウ
ントダウンする。オンラインモードと異なる点は、この
送信期間中でも販売取引データの書込みが許されること
である。
送信動作中に販売取引処理が行なわれると、メモリモー
ドラッチ16は、一時的に書込(W)側に切替えられる
。この時、書込アドレスレジスタ6は、最後の書込動作
後にクロック23により1だけ増加されていたから、次
の書込番地を保持しており、したがって、新しい販売取
引データは、前回の販売取引データの格納番地の次の番
地に書込まれる。販売取引処理が終ると、クロック23
がアンドゲート15を通って書込アドレスレジスタ6と
書込カウンタ8を歩進させ、それからメモリモードラッ
チ16は読出1)側に戻る。
読出カウンタ9の内容がOになると、0検出器(10) 10が信号25を発生し、これに応答してメモリモード
ラッチ16は書込(W)側に切替えられる。
その後、販売取引処理が回を重ねて、書込カウンタ8の
内容が定数レジスタ12の内容に達すると、再びメモリ
モードラッチ16は読出(R)側に切替えられて、前記
の動作が繰返される。
なお、ハイブリッドモードに切替えた時点で既に書込カ
ウンタ8の内容が定数レジスタ12の内容に等しいか又
はそれより大きくなっていれば、ハイブリッドモードへ
の切替えと同時に信号26が発生し、書込カウンタ8の
内容が読出カウンタ9に移されると同時に、メモリモー
ドラッチ16は読出(R)側にセットされて、送信動作
が開始される。送信動作中及びその完了後の動作は前記
と同様である。
第2図は、第1図におけるメモリモードラッチ16の設
定回路の一例を示す。オンラインモードスイッチ出力は
、オアゲート31を経てメモリモードラッチ16を読出
(R)側にセットし、オフラインモードスイッチ出力は
、オアゲート32を(11) 経てメモリモードラッチ16を書込(W)側にセットす
る。ハイブリッドモードスイッチ出力は、通常はアンド
ゲート33を通り、オアゲート32を経てメモリモード
ラッチ16を書込(W)側にセットする。しかし、書込
カウンタ8の内容が定数レジスタ12の内容に等しいか
又はそれより大きいときに発生される信号26が、フリ
ップフロップ34をセットすると、アンドゲート33は
OF’Fとなり、代りにフリップフロップ34の出力が
、販売取引処理中でない限り、インヒビットゲート35
を通り、オアゲート31を経てメモリモードラッチ16
を読出(R)側にセットする。
この状態において販売取引処理動作が生じると、ノリツ
ブフロップ34の出力はインヒビットゲート35で阻止
され、代りにアンドゲート36がONとなって、オアゲ
ート32を経てメモリモードラッチ16を書込(W)側
にセットする。販売取引処理動作が終れば、再びフリッ
プフロップ34の出力がメモリモードラッチ16を読出
(几)側にセットする。読出カウンタ9の内容が0にな
(12) ると、0検出器10の出力信号25がフリップフロップ
34をリセットし、ハイブリッドモードスイッチ出力が
メモリモードラッチ16を書込(W)側に戻す。
〔発明の効果〕
本発明によれば、販売取引処理専用のモードと中央計算
機への送信専用のモードのほかに、販売取引処理を行な
いつつその間合に送信を行々うというモードが与えられ
、このモードは、販売取引の比較的閑散期に利用するの
に適している。夜間営業の店では、夜間にこのモードを
利用すれば、電話料も従来の深夜バッチ伝送の場合と変
らないし、中央計算機が市内にあれば、そもそも電話料
の高低の問題はない。したがって、本発明は、システム
の総合的運用効率の改善に寄与するところ大であり、ま
た、バッチ転送のための作業時間の短縮にもつながるの
で、その実用上の利点は顕著である。
【図面の簡単な説明】
第1図は本発明の一実施例のブロックダイヤグ(13) ラムであり、第2図はそのメモリモードラッチの設定回
路の一例を示す論理回路図である。 1・・・メモリ、4・・・送信回路、6・・・書込アド
レスレジスタ、7・・・読出アドレスレジスタ、8・・
・書込カウンタ、9・・・読出カウンタ、10・・・0
検出器、11・・・比較器、12・・・定数レジスタ、
13・・・送信開始量設定装置、16・・・メモリモー
ドラッチ、17・・・制御回路、18・・・操作モード
スイッチ、19・・・レジスタ(金銭登録器)。 代理人 弁理士 野萩 守 (ほか1名) (14)

Claims (1)

    【特許請求の範囲】
  1. 1、販売取引データを格納するメモリと、中央処理装置
    へデータを送出する送信手段と、販売取引処理のつど前
    記メモリに販売取引データを書込むとともにその書込ま
    れたデータの量を積算する書込・積算手段と、データを
    前記メモリから読出して前記送信手段に送るとともにそ
    のデータの量を前記積算値から減算する読出・減算手段
    と、動作モード指定手段と、特定の動作モードが指定さ
    れたときに、前記書込・積算手段を動作状態にし、その
    積算値が所定値以上となったことに応じて前記読出・減
    算手段を販売処理期間を除き動作状態にする制御手段と
    を備えたPOSターミナル。
JP59094509A 1984-05-14 1984-05-14 Posタ−ミナル Pending JPS60238972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59094509A JPS60238972A (ja) 1984-05-14 1984-05-14 Posタ−ミナル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59094509A JPS60238972A (ja) 1984-05-14 1984-05-14 Posタ−ミナル

Publications (1)

Publication Number Publication Date
JPS60238972A true JPS60238972A (ja) 1985-11-27

Family

ID=14112285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59094509A Pending JPS60238972A (ja) 1984-05-14 1984-05-14 Posタ−ミナル

Country Status (1)

Country Link
JP (1) JPS60238972A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140367A (ja) * 1986-12-02 1988-06-11 Omron Tateisi Electronics Co Pos端末装置
JPS6446160A (en) * 1987-08-14 1989-02-20 Nec Corp Data transmission system to center in decentralized processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140367A (ja) * 1986-12-02 1988-06-11 Omron Tateisi Electronics Co Pos端末装置
JPS6446160A (en) * 1987-08-14 1989-02-20 Nec Corp Data transmission system to center in decentralized processing system

Similar Documents

Publication Publication Date Title
US4873666A (en) Message FIFO buffer controller
US4040026A (en) Channel for exchanging information between a computer and rapid peripheral units
JPS5840773B2 (ja) 並列アクセス記憶装置
JPH02168496A (ja) 半導体メモリ回路
JPH0146892B2 (ja)
EP0312238A2 (en) FIFO buffer controller
US4716522A (en) Microcomputer system with buffer in peripheral storage control
JPS60238972A (ja) Posタ−ミナル
EP0057096A2 (en) Information processing unit
US5949787A (en) Multi-function FIFO counter status register
JPS607529A (ja) バツフアメモリ装置
JPH03201846A (ja) Atm交換機のバッファ制御方式
JP2738314B2 (ja) N+1冗長構成回線制御装置の切替方式
KR0145471B1 (ko) 사설교환시스템에 있어서 호출자정보 저장영역 및 그 가변방법
JPS6042969B2 (ja) メモリ管理方式
JPH0115900B2 (ja)
JP2850677B2 (ja) Osiメッセージ合成システム
JPS5897737A (ja) 割込み検出走査回路
JP2944193B2 (ja) データ受信装置
SU1520597A1 (ru) Стоковое запоминающее устройство
JPH0273590A (ja) ファーストイン・ファーストアウトメモリ
KR100188940B1 (ko) 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법
JPH0482077A (ja) Fifoメモリ
JPS6145359A (ja) 情報処理装置
JPS6231556B2 (ja)