JPS60234472A - インバ−タ用駆動回路 - Google Patents
インバ−タ用駆動回路Info
- Publication number
- JPS60234472A JPS60234472A JP59087837A JP8783784A JPS60234472A JP S60234472 A JPS60234472 A JP S60234472A JP 59087837 A JP59087837 A JP 59087837A JP 8783784 A JP8783784 A JP 8783784A JP S60234472 A JPS60234472 A JP S60234472A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- emitter
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電力制御用トランジスタに接続されたノイ
ズパルス吸収用コンデンサによるＯＦＦ時間遅延を防止
可能なインバータ用駆動回路に関するものである。
ズパルス吸収用コンデンサによるＯＦＦ時間遅延を防止
可能なインバータ用駆動回路に関するものである。
従来この種のインバータ用駆動回路として第１図に示す
ものがあった。図において、１１は第１のトランジスタ
であり、コレクターエミッタ間（以下Ｃ−Ｅ間と呼ぶ）
Ｋ逆並列にダイオード４１が接続され、またベース〜エ
ミッタ間（Ｂ−Ｅ間）にはノイズパルス吸収用のコンデ
ンサ３１が並列に接続されている〔第１のトランジスタ
回路１〕。
ものがあった。図において、１１は第１のトランジスタ
であり、コレクターエミッタ間（以下Ｃ−Ｅ間と呼ぶ）
Ｋ逆並列にダイオード４１が接続され、またベース〜エ
ミッタ間（Ｂ−Ｅ間）にはノイズパルス吸収用のコンデ
ンサ３１が並列に接続されている〔第１のトランジスタ
回路１〕。
上記第１のトランジスタ１１のエミッタは第２のトラン
ジスタ１２のコレクタに接続されている。
ジスタ１２のコレクタに接続されている。
このＭ２のトランジスタ１２は第１のトランジスタ１１
と同様にそのＣ−Ｅ間には逆並列にダイオード４２が接
続され、またＢ−Ｅ間にはコンデンサ３２が並列に接続
されている〔第２のトランジスタ回路２〕。２１は第１
のトランジスタ１１のコレクターペース間（以下Ｃ−Ｂ
間と呼ぶ）に有する浮遊容量を示すストレーキャパシテ
ィである。
と同様にそのＣ−Ｅ間には逆並列にダイオード４２が接
続され、またＢ−Ｅ間にはコンデンサ３２が並列に接続
されている〔第２のトランジスタ回路２〕。２１は第１
のトランジスタ１１のコレクターペース間（以下Ｃ−Ｂ
間と呼ぶ）に有する浮遊容量を示すストレーキャパシテ
ィである。
次に動作圧ついて説明する。第１図に示すインバータ用
駆動回路は直流を入力とし交流化が行なわれるものであ
るが、第１のトランジスタ回路１の第１のトランジスタ
ＴＲＩ 、 １１がオフ（ＯＦＦ）の状態中、そのＢ−
Ｅ間にパルス状電圧が発生することがある。例えばダイ
オードＤ工、４１に電流が流れているとき、すなわち出
力端６１の電圧ｖ１が零のとぎに第２のトランジスタ回
路２の第２のトランジスタＴＲ２がオン（ＯＮ）される
と、上記電圧ｖ１は急激に零からＶＤ′ｃの電圧に上昇
し、この電圧上昇率ｄｖ／ｄｔに応じてストレーキャパ
シティＣ，，２１を通して第１のトランジスタｒａｉ
、 １ｔのＢ−Ｅ間にパルス状電圧が発生する。ここで
仮にコンデンサｃ１．３１が無い場合に、上記パルス状
の電圧が第１のトランジスタＴＲ１，１１のＢ −Ｅ間
オン電圧を越えていると、第１のトランジスタはＴＲ１
，１１の上記パルスに応じて誤動作をする。この誤動作
を防止するために、コンデンサＣ１゜３１を第１のトラ
ンジスタＴＲ１，１１０Ｂ−Ｅ間に並列に接続して設置
し、上記パルス状電圧を吸収している。このコンデンサ
Ｃ，，３１の値は誤動作を発生するパルス状電圧に応じ
て決定され、通常比較的大容量のものが選定されるため
に形も大きくなることが多い。
駆動回路は直流を入力とし交流化が行なわれるものであ
るが、第１のトランジスタ回路１の第１のトランジスタ
ＴＲＩ 、 １１がオフ（ＯＦＦ）の状態中、そのＢ−
Ｅ間にパルス状電圧が発生することがある。例えばダイ
オードＤ工、４１に電流が流れているとき、すなわち出
力端６１の電圧ｖ１が零のとぎに第２のトランジスタ回
路２の第２のトランジスタＴＲ２がオン（ＯＮ）される
と、上記電圧ｖ１は急激に零からＶＤ′ｃの電圧に上昇
し、この電圧上昇率ｄｖ／ｄｔに応じてストレーキャパ
シティＣ，，２１を通して第１のトランジスタｒａｉ
、 １ｔのＢ−Ｅ間にパルス状電圧が発生する。ここで
仮にコンデンサｃ１．３１が無い場合に、上記パルス状
の電圧が第１のトランジスタＴＲ１，１１のＢ −Ｅ間
オン電圧を越えていると、第１のトランジスタはＴＲ１
，１１の上記パルスに応じて誤動作をする。この誤動作
を防止するために、コンデンサＣ１゜３１を第１のトラ
ンジスタＴＲ１，１１０Ｂ−Ｅ間に並列に接続して設置
し、上記パルス状電圧を吸収している。このコンデンサ
Ｃ，，３１の値は誤動作を発生するパルス状電圧に応じ
て決定され、通常比較的大容量のものが選定されるため
に形も大きくなることが多い。
従来のインバータ用駆動回路は以上のように構成されて
いるので、トランジスタＴＲＩ 、 ＴＲ２をオフする
とき、そのＢ−Ｅ間にかける逆バイアス電圧が同時にコ
ンデンサＣ１，Ｃ２にもかかつて、逆バイアス電流が吸
収され、コンデンサのチャージの間トランジスタＴＲ１
，ＴＲ２Ｋ対する逆バイアス電流が減少するために、ト
ランジスタＴＲ１，ＴＲ２０オフ時間が非常に長くなり
、トランジスタブリッジ回路の特性に悪影響を与えるな
どの欠点があった。
いるので、トランジスタＴＲＩ 、 ＴＲ２をオフする
とき、そのＢ−Ｅ間にかける逆バイアス電圧が同時にコ
ンデンサＣ１，Ｃ２にもかかつて、逆バイアス電流が吸
収され、コンデンサのチャージの間トランジスタＴＲ１
，ＴＲ２Ｋ対する逆バイアス電流が減少するために、ト
ランジスタＴＲ１，ＴＲ２０オフ時間が非常に長くなり
、トランジスタブリッジ回路の特性に悪影響を与えるな
どの欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、トランジスタのＢ−Ｅ間に接続さ
れるコンデンサへの逆バイアス電流を阻止するように抵
抗とダイオードを設け、Ｂ−Ｅ間のコンデンサによるト
ランジスタのオフ時間延長を阻止することのできるイン
バータ用駆動回路を提供することを目的としている。
めになされたもので、トランジスタのＢ−Ｅ間に接続さ
れるコンデンサへの逆バイアス電流を阻止するように抵
抗とダイオードを設け、Ｂ−Ｅ間のコンデンサによるト
ランジスタのオフ時間延長を阻止することのできるイン
バータ用駆動回路を提供することを目的としている。
以下、この発明の一実施例を第２図に基づいて説明する
。まず構成を説明すると、図中、第１図と同一符号のも
のは同様の構成要素を示す。第２図忙おいて、ダイオー
ドＤ５．７１はコンデンサ３１と共に第１のトランジス
タＴＲＩ 、 １１０Ｂ−Ｅ間パルス状電圧に対しては
そのパルスを吸収し、同Ｂ−Ｅ間の逆バイアス電流に対
しては阻止する役目をなし、抵抗Ｊ、８１と並列接続さ
れる［ＤＲ並列回路１ａ］。また上記ダイオードＤ３．
１１のアノード側７１ａがコンデンサｃ１．３１におけ
る第１のトランジスタＴＲ，，１１０ベースＢ側端とは
反対側の端に接続され、カソード側７１ｋがトランジス
タＴＲ，，１１のエミッタ側に接続される。一方、第２
のトランジスタ回路２においても上記同様の構成で接続
される。すなわち、ダイオードＤ４＋７２と抵抗Ｒ１，
、８２とが並列に接続され［ＤＲ並列回路２ａ〕、その
ダイオードｌ：ｌｑ、７２のカソード側７２ｋが第２の
トランジスタＴＲ２，１２のエミッタに１そしてアノー
ド側７２ａが第２のトランジスタＴＲ２、１２のペース
忙接続されたコンデンサＣ２−３２の他端に夫々接続し
て構成される。但し、抵抗Ｒ３，Ｒ１，，８１，８２の
抵抗値は比較的大きい値の抵抗を選定する。
。まず構成を説明すると、図中、第１図と同一符号のも
のは同様の構成要素を示す。第２図忙おいて、ダイオー
ドＤ５．７１はコンデンサ３１と共に第１のトランジス
タＴＲＩ 、 １１０Ｂ−Ｅ間パルス状電圧に対しては
そのパルスを吸収し、同Ｂ−Ｅ間の逆バイアス電流に対
しては阻止する役目をなし、抵抗Ｊ、８１と並列接続さ
れる［ＤＲ並列回路１ａ］。また上記ダイオードＤ３．
１１のアノード側７１ａがコンデンサｃ１．３１におけ
る第１のトランジスタＴＲ，，１１０ベースＢ側端とは
反対側の端に接続され、カソード側７１ｋがトランジス
タＴＲ，，１１のエミッタ側に接続される。一方、第２
のトランジスタ回路２においても上記同様の構成で接続
される。すなわち、ダイオードＤ４＋７２と抵抗Ｒ１，
、８２とが並列に接続され［ＤＲ並列回路２ａ〕、その
ダイオードｌ：ｌｑ、７２のカソード側７２ｋが第２の
トランジスタＴＲ２，１２のエミッタに１そしてアノー
ド側７２ａが第２のトランジスタＴＲ２、１２のペース
忙接続されたコンデンサＣ２−３２の他端に夫々接続し
て構成される。但し、抵抗Ｒ３，Ｒ１，，８１，８２の
抵抗値は比較的大きい値の抵抗を選定する。
次に上記構成からなる実施例の動作を説明する。
まず、第１のトランジスタＴＲ１，１１がオフの状態の
場合ＫＢ−Ｅ間にパルス状の電圧が発生する状況は従来
装置と同様であり、その動作説明は省略する。上記Ｂ−
Ｅ間にパルス状電圧が発生すると、そのパルス電流はコ
ンデンサＣ１，３１を介して、ダイオードＤ５．７１を
正方向に流れ、トランジスタＴＲ，、１１がオン動作し
ないように作用する。従って上記パルス状電圧によるト
ランジスタＴＲＩ、１１の誤動作は防止される。
場合ＫＢ−Ｅ間にパルス状の電圧が発生する状況は従来
装置と同様であり、その動作説明は省略する。上記Ｂ−
Ｅ間にパルス状電圧が発生すると、そのパルス電流はコ
ンデンサＣ１，３１を介して、ダイオードＤ５．７１を
正方向に流れ、トランジスタＴＲ，、１１がオン動作し
ないように作用する。従って上記パルス状電圧によるト
ランジスタＴＲＩ、１１の誤動作は防止される。
一方、トランジスタＴＲＩ 、 １１をオンからオフす
る際の逆バイアス電流はまずダイオードＤ３ 、７１が
逆方向である為その経路では電流が阻止され、またＤＲ
並列回路１ａにおけるダイオードＤ３．７１に並列に接
続されている抵抗Ｒ３，８１は比較的抵抗値が太きいた
めに小電流しか流れない。従って上記逆バイアス電流の
ほとんどはトランジスタＴＲＪ、１１のＢ−ｉ間を流れ
コンデンサＣＩ、３１側に流れる電流は無視される位の
値となる。上記コンデンサｃ、、３１０両端間の電位差
Ｃ０とトランジスタＴＲ，、１１のベース電流工８及び
Ｂ−Ｅ間の電圧ｖＢＥを逆バイアスにおける時間関係で
示したものが第４図に示す特性図であり、第３図に従来
装置の同特性図を示す。上記第３図、第４図のＩＢを比
較すると、本発明によるＩＢは従来装＠による第３図の
ＩＢより速やか忙定常状態になっており、短時間でトラ
ンジスタＴＲ１，１１がオフしている事が理解できる。
る際の逆バイアス電流はまずダイオードＤ３ 、７１が
逆方向である為その経路では電流が阻止され、またＤＲ
並列回路１ａにおけるダイオードＤ３．７１に並列に接
続されている抵抗Ｒ３，８１は比較的抵抗値が太きいた
めに小電流しか流れない。従って上記逆バイアス電流の
ほとんどはトランジスタＴＲＪ、１１のＢ−ｉ間を流れ
コンデンサＣＩ、３１側に流れる電流は無視される位の
値となる。上記コンデンサｃ、、３１０両端間の電位差
Ｃ０とトランジスタＴＲ，、１１のベース電流工８及び
Ｂ−Ｅ間の電圧ｖＢＥを逆バイアスにおける時間関係で
示したものが第４図に示す特性図であり、第３図に従来
装置の同特性図を示す。上記第３図、第４図のＩＢを比
較すると、本発明によるＩＢは従来装＠による第３図の
ＩＢより速やか忙定常状態になっており、短時間でトラ
ンジスタＴＲ１，１１がオフしている事が理解できる。
以上記載ｌ−た動作及び作用は上記第１のトランジスタ
回路１のみならず第２のトランジスタ回路２においても
同様な効果が生ずる事は勿論である。
回路１のみならず第２のトランジスタ回路２においても
同様な効果が生ずる事は勿論である。
以上のように、この発明によればインバータ用駆動回路
の誤動作要因であるパルス状電圧を吸収するコンデンサ
に抵抗とダイオードの並列回路を直列に付加して構成し
たので、トランジスタのコレクターエミッタ間またはベ
ース〜エミッタ間にパルス状のノイズ電圧が生じてもト
ランジスタは誤動作しない事は勿論、ノイズ吸収用の上
記コンデンサによるトランジスタのオフ時間遅延モなく
ナリ、逆バイアス電圧がトランジスタのベース−エミッ
タ間に正規の形で速かに印加され、誤動作が全くなくま
た最も適正な動作が行なわれる非常に特性の優れたイン
バータ用駆動回路が得られるという効果がある。
の誤動作要因であるパルス状電圧を吸収するコンデンサ
に抵抗とダイオードの並列回路を直列に付加して構成し
たので、トランジスタのコレクターエミッタ間またはベ
ース〜エミッタ間にパルス状のノイズ電圧が生じてもト
ランジスタは誤動作しない事は勿論、ノイズ吸収用の上
記コンデンサによるトランジスタのオフ時間遅延モなく
ナリ、逆バイアス電圧がトランジスタのベース−エミッ
タ間に正規の形で速かに印加され、誤動作が全くなくま
た最も適正な動作が行なわれる非常に特性の優れたイン
バータ用駆動回路が得られるという効果がある。
第１図は従来のインバ〜り用駆動回路を示す回路図、第
２図はこの発明の一実施例によるインバータ用駆動回路
を示す回路図、第３図は第１図の逆バイアス電圧印加時
におけるトランジスタのＢ−Ｅ間電圧ｖＢＥ及びベース
電流ＩＢ特性を示す特性図、第４図は第２図の同特性図
である。 １・・・第１のトランジスタ回路、２・・・第２のトラ
ンジスタ回路、１１．１２・・・トランジスタ、３１゜
３２°°°コンデンザ、４１．４２・・・ダイオード、
７１、γ２・・・ダイオード、８１．８２・・・抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭 （外２名） 第１図 第２図
２図はこの発明の一実施例によるインバータ用駆動回路
を示す回路図、第３図は第１図の逆バイアス電圧印加時
におけるトランジスタのＢ−Ｅ間電圧ｖＢＥ及びベース
電流ＩＢ特性を示す特性図、第４図は第２図の同特性図
である。 １・・・第１のトランジスタ回路、２・・・第２のトラ
ンジスタ回路、１１．１２・・・トランジスタ、３１゜
３２°°°コンデンザ、４１．４２・・・ダイオード、
７１、γ２・・・ダイオード、８１．８２・・・抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭 （外２名） 第１図 第２図
Claims (1)
- コレクタが直流電源の正側に接続され、そのコレクタと
エミッタ間に逆極性方向にダイオードが付加された第１
のトランジスタ回路と、この第１のトランジスタ回路の
エミッタ側をコレクタに接続し、エミッタに上記直流電
源の負側を接続してコレクターエミッタ間に逆極性方向
にダイオードが付加された第２のトランジスタ回路とを
備えたインバータ用駆動回路忙おいて、上記第１及び第
２のトランジスタ回路を構成する夫々のトランジスタの
ペースからエミッタ電流方向にコンデンサとダイオード
を直列接続し、そのダイオードと並列に抵抗を接続した
ことを特徴とするインバータ用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59087837A JPS60234472A (ja) | 1984-05-02 | 1984-05-02 | インバ−タ用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59087837A JPS60234472A (ja) | 1984-05-02 | 1984-05-02 | インバ−タ用駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60234472A true JPS60234472A (ja) | 1985-11-21 |
Family
ID=13926027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59087837A Pending JPS60234472A (ja) | 1984-05-02 | 1984-05-02 | インバ−タ用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60234472A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121283A (en) * | 1989-03-08 | 1992-06-09 | Hitachi, Ltd. | Overcurrent protective circuit for electrostatic self-turn-off devices |
-
1984
- 1984-05-02 JP JP59087837A patent/JPS60234472A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121283A (en) * | 1989-03-08 | 1992-06-09 | Hitachi, Ltd. | Overcurrent protective circuit for electrostatic self-turn-off devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365170A (en) | Semiconductor switch | |
| US3560829A (en) | Pulse width modulated bridge power amplifier with memory and lockout logic | |
| JPS60234472A (ja) | インバ−タ用駆動回路 | |
| JPH0313770Y2 (ja) | ||
| JPH02202375A (ja) | 電力用半導体モジュール | |
| US5440440A (en) | High current solid state AC relay with low EMI emission | |
| US4571501A (en) | Electronic control circuit | |
| JPS5935580A (ja) | 直流電動機の速度制御装置 | |
| JPS6037709B2 (ja) | ソリツドステ−トリレ− | |
| JP3607800B2 (ja) | 直流入力回路、プログラマブルコントローラ | |
| JPS6151406B2 (ja) | ||
| KR200176401Y1 (ko) | 캐패시터 돌입 전류방지 회로 | |
| SU1661988A1 (ru) | Переключатель тока в индуктивной нагрузке | |
| JPH02288727A (ja) | ゲート駆動回路及びベース駆動回路 | |
| JPS6325775Y2 (ja) | ||
| JP2805349B2 (ja) | スイッチング回路 | |
| SU1422257A1 (ru) | Бесконтактный торцовый переключатель | |
| SU650064A1 (ru) | Непрерывный стабилизатор напр жени посто нного тока | |
| CN115765708A (zh) | 一种可工作于宽电压范围的开关量输入采集电路 | |
| JPS63111718A (ja) | 半導体集積回路 | |
| JPS63167521A (ja) | ソリツド・ステ−ト・リレ− | |
| SU510784A1 (ru) | Логическа схема "или-и-не" | |
| JPS585435Y2 (ja) | インバ−タソウチ ノ ゲ−トギヤクバイアスカイロ | |
| SU1372304A1 (ru) | Двухпол рный источник питани | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 |