JPS60234392A - 半導体レ−ザ素子の製造方法 - Google Patents
半導体レ−ザ素子の製造方法Info
- Publication number
- JPS60234392A JPS60234392A JP9064184A JP9064184A JPS60234392A JP S60234392 A JPS60234392 A JP S60234392A JP 9064184 A JP9064184 A JP 9064184A JP 9064184 A JP9064184 A JP 9064184A JP S60234392 A JPS60234392 A JP S60234392A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electric current
- etching
- conductivity type
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2238—Buried stripe structure with a terraced structure
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明はテラス型（ＴＳ型）半導体レーザ素子の製造
方法に関する。
方法に関する。
（従来技術の説明）
従来から、種々のタイプの半導体レーザ素子が提案させ
ている。文献ＩＥＥＥ ＪＯＵＲＮ＾しＯＦ ＱＵＡＮ
ＴＵＭＥＬＥＣＴＲＯＮＩＣ３，ＶＯＬ、ＱＥ−１７，
ＮＯ，５、ＭＡＹ １９８１．ｐ７７６〜７８０には、
低しきい値電流で横基本モード発振を行うレーザ素子と
して開発されたＴＳ型レーザ素子が開示されている。第
２図はこのＴＳレーザ素子の構造を示す斜視図である。
ている。文献ＩＥＥＥ ＪＯＵＲＮ＾しＯＦ ＱＵＡＮ
ＴＵＭＥＬＥＣＴＲＯＮＩＣ３，ＶＯＬ、ＱＥ−１７，
ＮＯ，５、ＭＡＹ １９８１．ｐ７７６〜７８０には、
低しきい値電流で横基本モード発振を行うレーザ素子と
して開発されたＴＳ型レーザ素子が開示されている。第
２図はこのＴＳレーザ素子の構造を示す斜視図である。
この従来のレーザ素子では、ｎ −ＧａＡｓ基板２０の
基板面に段差を設けて高い位置の第一テラス面２０ａと
、低い位置の第二テラス面２０ｂとに分け、この両面上
にダブルへテ凸構造を形成するｎ −Ｃａ１−ｘＡＱｘ
Ａｓ第一クラッド層２１． ｎ −Ｇａｐ−ｙＡＱｙＡ
ｓ活性層２２及びｐ−Ｇａ＋−ＺＡＱｚＡｓ第二クラッ
ド層２３を順次に成長させ、さらに、最上部のｎ−Ｇａ
Ａｓ分離層２４を成長させ、然る後、電流を狭窄し、か
つ１発振領域を制限するため、亜鉛拡散を行って亜鉛拡
散領域２５を形成し、最後に電極２６及び２７のための
金属層を蒸着していた。
基板面に段差を設けて高い位置の第一テラス面２０ａと
、低い位置の第二テラス面２０ｂとに分け、この両面上
にダブルへテ凸構造を形成するｎ −Ｃａ１−ｘＡＱｘ
Ａｓ第一クラッド層２１． ｎ −Ｇａｐ−ｙＡＱｙＡ
ｓ活性層２２及びｐ−Ｇａ＋−ＺＡＱｚＡｓ第二クラッ
ド層２３を順次に成長させ、さらに、最上部のｎ−Ｇａ
Ａｓ分離層２４を成長させ、然る後、電流を狭窄し、か
つ１発振領域を制限するため、亜鉛拡散を行って亜鉛拡
散領域２５を形成し、最後に電極２６及び２７のための
金属層を蒸着していた。
（解決すべき問題点）
しかしながら、従来のＴＳ型レーザ素子の亜鉛拡散工程
は時間が掛り、かつ、制御も困難であるという欠点があ
った。
は時間が掛り、かつ、制御も困難であるという欠点があ
った。
（発明の目的）
この発明の目的は、従来時間が掛かり制御も困難であっ
た亜鉛の拡散工程を行わずして、簡単かつ容易に内部電
流狭窄層を形成出来るようにした半導体レーザ素子の製
造方法を提供することにある。
た亜鉛の拡散工程を行わずして、簡単かつ容易に内部電
流狭窄層を形成出来るようにした半導体レーザ素子の製
造方法を提供することにある。
（問題点を解決すべき手段）
この目的の達成を図るため、この発明においては、
第一・導電型の基板の基板面をエツチングして段差を設
けて高い位置の第一テラス面と、低い位置の第二テラス
面とを形成する工程と、 この第−及び第二テラス面上に電流狭窄用の第二導電型
層を成長させる工程と、 前述の段差の位置から第一テラス面側に存在する所定幅
の領域上及び第二テラス面上の第二導電型層の表面から
第一テラス面よりも低い位置までエツチングを行って、
基板に前述の領域の露出面を形成すると共に、この基板
の第−及び第二テラス面上に前述の第二導電型層を残存
させて内部電流狭窄層を形成する工程と、 この露出面及び内部電流狭窄層上にダブルへテロ構造を
形成する所要の層を成長させる工程とを含むことを特徴
とする。
けて高い位置の第一テラス面と、低い位置の第二テラス
面とを形成する工程と、 この第−及び第二テラス面上に電流狭窄用の第二導電型
層を成長させる工程と、 前述の段差の位置から第一テラス面側に存在する所定幅
の領域上及び第二テラス面上の第二導電型層の表面から
第一テラス面よりも低い位置までエツチングを行って、
基板に前述の領域の露出面を形成すると共に、この基板
の第−及び第二テラス面上に前述の第二導電型層を残存
させて内部電流狭窄層を形成する工程と、 この露出面及び内部電流狭窄層上にダブルへテロ構造を
形成する所要の層を成長させる工程とを含むことを特徴
とする。
（作用）
このように、この発明によれば、亜鉛の拡散工程を用い
ずに内部電流狭窄層を形成するので、レーザ素子の製造
時間を短縮出来る。
ずに内部電流狭窄層を形成するので、レーザ素子の製造
時間を短縮出来る。
さらに、この内部電流狭窄層の形成にエピタキシャル成
長を用いることが出来るので、この層に関する種々の条
件の制御が簡単かつ容易である。
長を用いることが出来るので、この層に関する種々の条
件の制御が簡単かつ容易である。
さらに、段差を有する面上にダブルへテロ構造を構成す
る第一クラッド層を成長させるので、この層は段差の上
側付近では厚く、それ以外の部分では薄く成長し、従っ
て、電流狭窄を良好に行わせることが出来る。
る第一クラッド層を成長させるので、この層は段差の上
側付近では厚く、それ以外の部分では薄く成長し、従っ
て、電流狭窄を良好に行わせることが出来る。
さらに、活性層は段差の上側で二つの曲りを有して成長
し、リブ型導波路を形成するので、等方的な遠視野像を
与えるレーザ素子を作ることが出来る。
し、リブ型導波路を形成するので、等方的な遠視野像を
与えるレーザ素子を作ることが出来る。
（実施例の説明）
以下、図面により、この発明の詳細な説明する。
第１図（Ａ）〜（１１１１）はこの発明の半導体レーザ
素子の製造方法を説明するための製造工程図で、各図は
主要工程段階での素子の状態を路線的に断面図に示しで
ある。
素子の製造方法を説明するための製造工程図で、各図は
主要工程段階での素子の状態を路線的に断面図に示しで
ある。
先ず、第１図（Ａ）に示すように、第一導電型基板ｌと
してｐ型のＧａＡｓ基板を用意し、この基板ｌに（１０
０）基板面１ａにエツチングを行って、高い位置の第一
テラス面１ｂと、低い位置の第二テラス面１ｃとを得る
ように段差２を形成する。この場合、エツチングを化学
エツチング或いはドライエツチングとし、段差２の高さ
ｄ、を〜１．５ ｇｍとするのが好適である。
してｐ型のＧａＡｓ基板を用意し、この基板ｌに（１０
０）基板面１ａにエツチングを行って、高い位置の第一
テラス面１ｂと、低い位置の第二テラス面１ｃとを得る
ように段差２を形成する。この場合、エツチングを化学
エツチング或いはドライエツチングとし、段差２の高さ
ｄ、を〜１．５ ｇｍとするのが好適である。
次に、第１図（Ｂ）に示すように、これら両テラス面１
ｂ及びＩｃ上に、例えば液相エピタキシャル成長を用い
て、ｎ型ＧａＡｓ層を電流狭窄用の、第二導電型層３と
して成長させる。この第二導電型層３は、第一テラス面
Ｉｂ上で膜厚ｄ２が約０．７〜１．０ｐ、ｍとなりかつ
表面３ａが平担面となるように、成長させる。第一テラ
ス面ｌｂ上の第二導電型層を３ｂとし、第二テラス面Ｉ
ｃ上の第二導電型層を３０とし、そのキャリア濃度を４
Ｘ １０ ｃｍ−３以りにして、電流狭窄作用を充分
に機能出来るようにする。
ｂ及びＩｃ上に、例えば液相エピタキシャル成長を用い
て、ｎ型ＧａＡｓ層を電流狭窄用の、第二導電型層３と
して成長させる。この第二導電型層３は、第一テラス面
Ｉｂ上で膜厚ｄ２が約０．７〜１．０ｐ、ｍとなりかつ
表面３ａが平担面となるように、成長させる。第一テラ
ス面ｌｂ上の第二導電型層を３ｂとし、第二テラス面Ｉ
ｃ上の第二導電型層を３０とし、そのキャリア濃度を４
Ｘ １０ ｃｍ−３以りにして、電流狭窄作用を充分
に機能出来るようにする。
次に、第１図（Ｃ）に示すように、化学エツチング或い
はドライエツチングによって、この第二導電型層３の一
部分をその表面３ａから第一テラス面１ｂの位置よりも
低い位置まで深さｄ３、例えば、約１．５ ｇｔｓだけ
エツチングして、基板１の一部分に露出面１ｄを形成す
ると共に、内部電流狭窄層４ａ及び４ｂを形成する。こ
のエンチングは、基板１の段差２の位置から第一テラス
面Ｉｂ側に所要に応じて設定出来る所定の幅ｄ４．例え
ば、約３ｇｍの領域内及び第二テラス面ＩＣ上の第二導
電型層３に対して行う。従って、このエツチングにより
、基板１の段差２からシフト幅ｄ４の新たな段差５とそ
の幅ｄ４の領域内に露出面１ｄが形成されると共に、第
−及び第二テラス面１ｂ及びｌｃ上の第二導電型層３ｂ
及び３Ｃの一部分が段差５もって残存し、これら残存し
た第二導電型層３ｂ及び３Ｃが内部電流狭窄層４ａ及び
４ｂを構成する。
はドライエツチングによって、この第二導電型層３の一
部分をその表面３ａから第一テラス面１ｂの位置よりも
低い位置まで深さｄ３、例えば、約１．５ ｇｔｓだけ
エツチングして、基板１の一部分に露出面１ｄを形成す
ると共に、内部電流狭窄層４ａ及び４ｂを形成する。こ
のエンチングは、基板１の段差２の位置から第一テラス
面Ｉｂ側に所要に応じて設定出来る所定の幅ｄ４．例え
ば、約３ｇｍの領域内及び第二テラス面ＩＣ上の第二導
電型層３に対して行う。従って、このエツチングにより
、基板１の段差２からシフト幅ｄ４の新たな段差５とそ
の幅ｄ４の領域内に露出面１ｄが形成されると共に、第
−及び第二テラス面１ｂ及びｌｃ上の第二導電型層３ｂ
及び３Ｃの一部分が段差５もって残存し、これら残存し
た第二導電型層３ｂ及び３Ｃが内部電流狭窄層４ａ及び
４ｂを構成する。
この内部電流狭窄層の形成は液相エピタキシャル成長法
と、エツチングとにより形成するので、時間が掛らず、
かつ、制御も簡単容易である。
と、エツチングとにより形成するので、時間が掛らず、
かつ、制御も簡単容易である。
次に、第１図（Ｄ）に示すように、これら電流狭窄層４
ａ及び４ｂ上と、露出面１ｄｌに、ダブルへテロ構造を
構成する各層、すなわち、第一導電型のクラッド層６と
してｐ−Ｎ）ｘＧａノーｘＡｓ層、活性層７としてｐ
−ＡＱ ｙＧａ １−ｙＡｓ層及び第二導電型のクラッ
ド層８としてｎ −ＡＱ ｚＧａｔ−ｚＡｓ層をそれぞ
れ順次液相エピタキシャル成長させ、続いて、コンタク
ト層９としてｎ−ＧａＡｓ層を成長させる。この場合、
層の組成は、Ｚ≧ｘ＞ｙとする。そして、最後に、ｎ側
電極１０及びｐ側電極１１を蒸着する。
ａ及び４ｂ上と、露出面１ｄｌに、ダブルへテロ構造を
構成する各層、すなわち、第一導電型のクラッド層６と
してｐ−Ｎ）ｘＧａノーｘＡｓ層、活性層７としてｐ
−ＡＱ ｙＧａ １−ｙＡｓ層及び第二導電型のクラッ
ド層８としてｎ −ＡＱ ｚＧａｔ−ｚＡｓ層をそれぞ
れ順次液相エピタキシャル成長させ、続いて、コンタク
ト層９としてｎ−ＧａＡｓ層を成長させる。この場合、
層の組成は、Ｚ≧ｘ＞ｙとする。そして、最後に、ｎ側
電極１０及びｐ側電極１１を蒸着する。
このように、段差５が形成されている面上に各層６．７
．８を成長させるのであるが、第一導電型のクラッド層
６は段差５の部分では成長速度が速いので、電流狭窄層
４ａ及び４ｂの平担面上での成長を制御してその膜厚を
０．３ ｐ、ｍ程度に容易に制御出来る。また、活性層
７はこの段差５の部分の」二側伺近に二つの曲りを有し
て成長し、活性層７のこの曲りによる傾斜領域７ａの膜
厚を厚くすることが出来るので、一種のリブ型光導波路
を形成出来る。
．８を成長させるのであるが、第一導電型のクラッド層
６は段差５の部分では成長速度が速いので、電流狭窄層
４ａ及び４ｂの平担面上での成長を制御してその膜厚を
０．３ ｐ、ｍ程度に容易に制御出来る。また、活性層
７はこの段差５の部分の」二側伺近に二つの曲りを有し
て成長し、活性層７のこの曲りによる傾斜領域７ａの膜
厚を厚くすることが出来るので、一種のリブ型光導波路
を形成出来る。
次に、このようにして製造された半導体レーザ素子の動
作につき簡単に説明する。
作につき簡単に説明する。
第１図（Ｄ）において、ｎ側電極ＩＯを接地し、ｐ側電
極１１に正電圧を印加すると、電流はＰ型ＧａＡｓ基板
ｌからｐ型クラッド層６を経て活性層７に注入される。
極１１に正電圧を印加すると、電流はＰ型ＧａＡｓ基板
ｌからｐ型クラッド層６を経て活性層７に注入される。
この電流が注入される領域はこれら電流狭窄層４ａ及び
４ｂによって段差２及び５の近傍部分にのみ制限され、
従って、発振領域もその上側の活性層領域に制限される
。また、高出力の場合でも、ｐ型クラッド層６の膜厚の
薄いところでは漏れた光は電流狭窄層４ａ及び４ｂで吸
収されるので、発振領域は活性層７の傾斜領域７ａに制
限される。尚、ダブルへテロ構造を構成する各層６．７
及び８の組成をＺ≧ｘ＞ｙと選定すると、光は基板側に
も漏れ易くなるので、高出力まで横基本モードで発振さ
せることが出来る。
４ｂによって段差２及び５の近傍部分にのみ制限され、
従って、発振領域もその上側の活性層領域に制限される
。また、高出力の場合でも、ｐ型クラッド層６の膜厚の
薄いところでは漏れた光は電流狭窄層４ａ及び４ｂで吸
収されるので、発振領域は活性層７の傾斜領域７ａに制
限される。尚、ダブルへテロ構造を構成する各層６．７
及び８の組成をＺ≧ｘ＞ｙと選定すると、光は基板側に
も漏れ易くなるので、高出力まで横基本モードで発振さ
せることが出来る。
（発明の効果）
−上述した説明からも明らかなように、この発明の′ｌ
つ導体レーザ素子の製造方法によれば、亜鉛の拡散工程
を用いずに内部電流狭窄層を形成するので、レーザ素子
の製造時間を短縮出来る。
つ導体レーザ素子の製造方法によれば、亜鉛の拡散工程
を用いずに内部電流狭窄層を形成するので、レーザ素子
の製造時間を短縮出来る。
さらに、この内部電流狭窄層の形成にエピタキシャル成
長を用いることが出来るので、この層に関する種々の条
件の制御が簡単かつ容易である。
長を用いることが出来るので、この層に関する種々の条
件の制御が簡単かつ容易である。
さぢ゛に、段差を有する面」二にダブルへテロ構造を構
成する第一導電型のクラッド層を成長させるので、この
層は段差の上側付近では厚く、それ以外の部分では薄く
成長し、従って、電流狭窄を良好に行わせることが出来
、これがため、低しきい値電流で発振し、外部微分量子
効率が高く、高出力まで横基本モード発振するレーザ素
子を得ることが出来る。
成する第一導電型のクラッド層を成長させるので、この
層は段差の上側付近では厚く、それ以外の部分では薄く
成長し、従って、電流狭窄を良好に行わせることが出来
、これがため、低しきい値電流で発振し、外部微分量子
効率が高く、高出力まで横基本モード発振するレーザ素
子を得ることが出来る。
さらに、活性層は段差の上側で二つの曲りを有して成長
し、リブ型光導波路を形成するので、等方的な遠視野像
を与えるレーザ素子を作ることが出来る。
し、リブ型光導波路を形成するので、等方的な遠視野像
を与えるレーザ素子を作ることが出来る。
尚、こお発明は上述した実施例にのみ限定されるもので
はななく、例えば、使用材料及び導電型は任意適切に選
定出来る。
はななく、例えば、使用材料及び導電型は任意適切に選
定出来る。
さらに、この発明では全工程的に見て二回のエツチング
工程と、二回の液相エピタキシャル成長工程とにより内
部電流狭窄層を形成することが出来るが、これら工程を
実施するための各条件は適切に選定出来ること明らかで
ある。
工程と、二回の液相エピタキシャル成長工程とにより内
部電流狭窄層を形成することが出来るが、これら工程を
実施するための各条件は適切に選定出来ること明らかで
ある。
このようにして製造された半導体レーザ素子はレーザビ
ームプリンタ、ディジタルオーディオディスク、光デイ
スクメモリ等の光源として利用して好適である。
ームプリンタ、ディジタルオーディオディスク、光デイ
スクメモリ等の光源として利用して好適である。
第１図（Ａ）〜（Ｄ）はこの発明の半導体レーザ素子の
製造方法の実施例を説明するための製造工程図、 第２図は従来の半導体レーザ素子の製造方法を説明する
ための斜視図である。 工・・・第一導電型基板、１ａ・・・基板面１ｂ・・・
第一テラス面、 １ｃ・・・第二テラス面１ｄ・・・（
基板の）露出面 ２．５・・・段差、 ３・・・第二導電型層３ａ・・・
（第二導電型層の）表面 ３ｂ・・・（第一テラス面−Ｌの）第二導電型層３ｃ・
・・（第二二テラス面上の）第二導電型層４ａ、４ｂ・
・・電流狭窄層 ６・・・第一導電型のクラッド層 ７・・・活性層、 ７ａ・・・（活性層の）傾斜領域８
・・・第一ユ導電型のクラッド層 ９・・・コンタクト層、 １０，１１・・・電極。 第１図
製造方法の実施例を説明するための製造工程図、 第２図は従来の半導体レーザ素子の製造方法を説明する
ための斜視図である。 工・・・第一導電型基板、１ａ・・・基板面１ｂ・・・
第一テラス面、 １ｃ・・・第二テラス面１ｄ・・・（
基板の）露出面 ２．５・・・段差、 ３・・・第二導電型層３ａ・・・
（第二導電型層の）表面 ３ｂ・・・（第一テラス面−Ｌの）第二導電型層３ｃ・
・・（第二二テラス面上の）第二導電型層４ａ、４ｂ・
・・電流狭窄層 ６・・・第一導電型のクラッド層 ７・・・活性層、 ７ａ・・・（活性層の）傾斜領域８
・・・第一ユ導電型のクラッド層 ９・・・コンタクト層、 １０，１１・・・電極。 第１図
Claims (1)
- 【特許請求の範囲】 第一導電型の基板の基板面をエツチングして段差を設け
て高い位置の第一テラス面と、低い位置の第二テラス面
とを形成する工程と、 該第−及び第二テラス面上に電流狭窄用の第二導電型層
を成長させる工程と、 前記段差の位置から第一テラス面側に存在する所定幅の
領域］−及び前記第二テラス面上の前記第二１導電型層
の表面から前記第一テラス面よりも低い位置までエツチ
ングを行って、前記基板に前記領域の露出面を形成する
と共に、前記基板の第−及び第二テラス面一１−に前記
第二導電型層を残存させて内部電流狭窄層を形成する工
程と、該露出面及び該内部電流狭窄層上にダブルへテロ
構造を形成する所要の層を成長させる工程とを含むこと
？特徴とする半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9064184A JPS60234392A (ja) | 1984-05-07 | 1984-05-07 | 半導体レ−ザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9064184A JPS60234392A (ja) | 1984-05-07 | 1984-05-07 | 半導体レ−ザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60234392A true JPS60234392A (ja) | 1985-11-21 |
Family
ID=14004126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9064184A Pending JPS60234392A (ja) | 1984-05-07 | 1984-05-07 | 半導体レ−ザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60234392A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159891A (en) * | 1978-06-07 | 1979-12-18 | Matsushita Electric Ind Co Ltd | Semiconductor laser device and its production |
-
1984
- 1984-05-07 JP JP9064184A patent/JPS60234392A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159891A (en) * | 1978-06-07 | 1979-12-18 | Matsushita Electric Ind Co Ltd | Semiconductor laser device and its production |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6050983A (ja) | 半導体レ−ザ素子の製造方法 | |
| US4841532A (en) | Semiconductor laser | |
| US4377865A (en) | Semiconductor laser | |
| EP0076761A1 (en) | Semiconductor lasers and method for producing the same | |
| JPS6218783A (ja) | 半導体レ−ザ素子 | |
| US4841535A (en) | Semiconductor laser device | |
| JPS60234392A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPS59119781A (ja) | 半導体レ−ザの製造方法 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPS61253882A (ja) | 半導体レ−ザ装置 | |
| JPS6381887A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6124839B2 (ja) | ||
| JPH01186688A (ja) | 半導体レーザ装置 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6354234B2 (ja) | ||
| JPS6237835B2 (ja) | ||
| JPS59148382A (ja) | 注入形レ−ザの製造方法 | |
| JPS607788A (ja) | 半導体レ−ザ | |
| JPS6088487A (ja) | 半導体レ−ザ装置 | |
| JPS63287080A (ja) | 半導体レ−ザの製造方法 | |
| JPS6266693A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPS62229892A (ja) | 半導体装置およびその製法 |