JPS6023438B2 - 走査パルス発生回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、光像検出菱贋、または種々の表示装置のよう
に一次元的および二次元的に配列された多数個の光検出
手段あるいは表示手段を時間的に順次サンプル作動させ
るための走査パルス発生回路に関するものである。

通常、この種の走査パルス発生回路はＭＯＳ集積回路技
術を応用して比較的容易に光検出手段などと一体に高集
積化される。

その代表的な従来の回路例を第１図に示す。第１図にお
いて、絶縁ゲート型電界効果トランジスタ（以下ＭＯＳ
Ｔと略記する）Ｔｒ，，Ｔｒ２はゲート・ドレインを短
絡させて飽和モードで使用する負荷ＭＯＳＴで、ＭＯＳ
ＴＴら，Ｔｒ４は駆動ＭＯＳＴであり、これら、駆動Ｍ
ＯＳＴと負荷ＭＯＳＴとの相互コンダクタンスｇｍの比
を１５〜２の音とする。ＭＯＳＴＴｒ，のソースとＭＯ
ＳＴＴらのドレィンを共通接続した回路は一種のレシオ
型ィンバータで、単位回路をこのィンバータ２個で構成
する。／ードｌａ，２ａ…・・・、ｌｂ，２ｂ・・・・
・・は以降の説明のために便便宜的につけた符号であり
、ノードｌｂ，２ｂ…・・・は各絵素への出力端子でも
ある。Ｃ，ａ， Ｃ２ａ・・・・・・はそれぞれノード
ｌａ，２ａ…・・・とアース間の容量でＭＯＳＴのゲー
ト容量やＰＮ接合の接合容量などの加わった寄生容量で
あり、容量Ｃ，ｂ，Ｃ２ｂ・・・・・・はそれぞれノー
ドｌｂ，２ｂ……とアース間の容量であって、実質的に
は上記寄生容量と出力負荷容量の和である。第２図は第
１図に示す従来の走査パルス発生回路を動作ごせたとき
のタイミング図であり、ＰチャンネルＭＯＳＴを例にと
っており、負論理で示している。

すなわち、負に高い電圧を“１”、アース電圧を“０”
としている。ｎチャンネルでは印加電圧の符号を変える
だけで全く同じ動作をする少，，少２は、位相が互いに
１８０ｏずれた相補型の２相のクロツクパルスで走査パ
ルス発生回路を駆動する。ＳＰはクロツクパルスに同期
した走査開始用のスタートパルスである。以下、第１図
および第２図を参照して、かかる従来の回路の動作を説
明する。

時刻りこおいて、？，およびＳＰが“１”となりＭＯＳ
ＴＴｒ３が導適すると、ノードｌ ａを“１”にしてい
た容量Ｃ，ｚの蓄積電荷がＭＯＳＴＴｒ３を通して放電
し、ノードｌａは“０”となる。

同時にＭＯＳＴＴｒ４は非導適状態となり、容量Ｃ・ｂ
にクロックパルス◇，からＭＯＳＴＴらを通じて充電電
流が流れ、ノードｌｂは“０”から“１”に反転する。
時刻ら‘こおいて、Ｊ２“１”により第２段の単位回路
は上述と同様の動作をし、ノード２ｂは“０”から“１
”に反転する。一方、この時、スタートパルスＳＰが“
０”にもどり、ＭＯＳＴＴｒ３‘ま非導適状態となる。
しかし、クロックパルスふ，が“０”であるため、ＭＯ
ＳＴＴｒ，を通じての充電がなく、ノードｌａは“０”
を保持する。したがって、容量Ｃ，ｂに蓄えられた電荷
の放電路は存在せず、ノードｌｂは“１”を保持する。
時刻ｔ３においては、クロックパルスで，が“１”とな
り、Ｔｒ，を通じて容量Ｃ，ａに充電電流が流れ、ノー
ドｌａは“１”となる。したがって、ＭＯＳＴＴｒ４は
導適状態となり、容量Ｃ，ｂの電荷がＭＯＳＴ Ｔｒ４
を通じて放電し、ノードｌ ｂは“０”となる。時刻ら
で容量Ｃ，ａは再びクロックパルス０，の充電をうける
ので、以後再びスタートパルスが印加されるまでノード
ｌａは“１”を、またノリドｌｂは“０”を保持し続け
る。したがって、ノード２ｂの出力はノードｌｂの出力
より、クロツクパルスの半周期Ｔだけ遅延し、２Ｔのパ
ルス幅をもった走査パルスが得られる。結局、第２図で
示したクロツクパルス？・，◇２およびスタ−トパルス
ＳＰを入力とするこの走査パルス発生回路は前段よりク
ロックパルスの半周期Ｔだけ遅延し、かつクロックバル
スの１周期２Ｔのパルス幅をもったパルスがノードｌｂ
，２ｂ…・・・に順次得られる回路である。この回路は
単位回路が４個のＭＯＳＴで構成されているが、他に６
個のＭＯＳＴで構成される回路など種々の走査パルス発
生回路がある。これらＭＯＳＴを使用した走査パルス発
生回路は、標準のＭＯＳ製造工程で作ることができ、光
検出手段（例えばホトダィオード）と一体に作り込むこ
とが比較的容易であり、またバィポーラに比べて単位面
積当りのビット密度が高くできる点で半導体集積回路に
適している。

しかしながら、第１図に示した回路では、おのおののノ
ードにおいて“０”または“１”を得るために、クロッ
クラインとアース間のインバー夕Ｔｒ，一Ｔｒ３、又は
Ｔｒ２一Ｔｒ４のどちらか一方に必ず直流電流路が形成
されている。岡体撮像装置では通常の撮像管並みの解像
度を得ようとすると、一行当り５０の固程度の絵素を必
要とし、そのため１段に流れる電流が少ない場合でも５
０雌袋というように多段となると、その電流による消費
電力が大きくなり、チップの温度上昇の原因となる。こ
の温度上昇は素子の信頼性、暗電流の増加など特性劣化
に大きな影響を与えるから低電力であることが望ましい
。またこの回路において、“０”をきわめているのは、
負荷ＭＯＳＴ（Ｔｒ，およびＴｒ２）と駆動ＭＯＳＴ（
Ｔｒ３およびＴｒ４）との母ｍの比で、いわゆるレシオ
型ィンバータを基体としているため、安定な“０”を得
るには１５〜２０のｇｍの比が必要であり、したがって
その比だけ駆動ＭＯＳＴは負荷ＭＯＳＴより占有する面
積が大きくなり、その構成がＭＯＳＴ４個から成ってい
ても単位回路全体の占める面積は大きなものになってし
まい、光検出手段に調和するほどに充分４・さく走査パ
ルス発生回路を作ることがむずかしい。またこの回路の
出力端子であるノードｌｂ，２ｂ……に現われるパルス
は飽和モードによる高抵抗の負荷ＭＯＳＴを通じて充電
されるため時定数が大きく高速走査には不向きである。
本発明はかかる従来の走査パルス発生回路の問題に鑑み
てなされたもので、後に説明する第３図の回路構成を基
本としており、それに直流導通路をなくした、いわゆる
レシオレス型インバータとブートストラツプ用スイッチ
ングキヤパシタとの組み合わせからなり、低消費電力で
、かつ単位回路を構成する一段当りの占有面積も小さく
、高速、高電圧出力の走査パルスを発生できる回路を提
案するものである。

以下図面とともに本発明を説明する。

第３図は本発明による走査パルス発生回路の基本概念を
示したものである。

その構成は多相クロツク（ここではぐ，，？２の２相で
説明する）で駆動される単位回路を多数繰返し接続した
もので、一種のダイナミックシフトレジスタであり、そ
の単位回路はデータを一時期蓄えるための蓄積器Ｓ２，
Ｓ３，Ｓ４・・・・・・と、その蓄えられたデータをク
ロツクパルスに同期して増幅再生するための増幅器Ａ，
，Ａ２，Ａ３・・・・・・とからなっており、それら相
互の接続を図中２，３，４番目の単位回路を例にとって
説明する。

いま蓄積器のうちＳ２にのみ論理“１”のデータが蓄え
られているとすれば、クロツクパルスぐ・に同期し増幅
器Ａ２によって再生された出力２ｄは“１”であり蓄積
器Ｓ３に一時期蓄えられる。

次にクロツクパルス◇２ のタイミングで蓄積器Ｓ３の
データ１が増幅器Ａ３によって再生され出力３ｄが“１
”となる。この出力３ｄは走査パルスとして用いられる
ことはもちろん、次段の蓄積器Ｓ４へのデータとして供
給されるが、本発明ではこれらの出力“１”（ここでは
３ｄ）を用いて前段の蓄積器Ｓ２に蓄えられているデー
タ“１”を抜取り“０”にする機能を持たせたことを特
徴としている。このため続くクロツクパルスぐ，のタイ
ミングでは２ｄには出力“１”はなく、４ｄにのみ“１
”が生じる。同様にして同期出力“１”はクロツクパル
スに同期して順次単位回路を走査していくことになり、
その後蓄積器Ｓ２に“１”が来ない限り、２ｄには出力
“１’は生じない。したがって第４図に示すクロツクパ
ルス波形◇，，ぐ２、およびスタートパルスＳＰを印加
すれば、各出力端子ｌｄ．２ｄ，３ｄ、・・・・・・に
図のような出力波形が生じる。したがって第３図の回路
は、これを走査パルス発生回路として用いることができ
る。さらにこの際用いるクロツクパルスは２相である必
要はなく、もちろん４相であっても、単位回路の各出力
が“１”の場合、それによって前段の蓄積器Ｓに蓄えら
れたデータを抜き取り“０”にする機能を持たせるなら
ば、容易に走査回路を構成することができる。第５図は
本発明の走査パルス発生回路の初めの５段を具体的に示
したものである。

その構成は各段における第１のＭＯＳＴＴｒ，．，Ｔｒ
，２，Ｔｒ，３，…・・・に伝達の機能を、第２のＭＯ
ＳＴ ，Ｔｒａ，Ｔｒ２２，Ｔｒ２３……に充電の機能
を、第３のＭＯＳＴ，Ｔｒ３，，Ｔも２，Ｔｒ３３・・
・・・・に放電の機能を、第４のＭＯＳＴ ，Ｔｒ４２
，Ｔｒ婚， Ｔｒ４４・・・・・・にデータ抜取の機能
をそれぞれ分坦させ、第２のＭＯＳＴのゲート・ドレイ
ン間にそれぞれスイッチングキヤパシタＣ肌Ｃ２ｓ，Ｃ
３Ｓ……を設けている。各段はそれぞれの単位回路の線
返しを基本としており、ここでは代表的な第２段目の単
位回路についてその接続を説明する。第１のＭＯＳＴ
，Ｔｒ，２についてはドレィンは前段の出力ノードｌｄ
に、ゲートはクロツクパルスマ２に、ソースは第２のＭ
ＯＳＴ ，Ｔｒ２２のゲートおよびスイッチングキヤパ
シタＣ２ｓのゲートに接続されている。

第２のＭＯＳＴ ，Ｔｒ２２については、ドレインはク
ロツクパルスＪ，およびスイッチングキヤパシタＣ２ｓ
のドレインに、ソースは第２段の出力端子幻および第３
のＭＯＳＴ ，Ｔｒ３２のドレィンに接続されている。
さらに同ＭＯＳＴ ，Ｔｒ３２は、ゲートがＪ２に、ソ
ースがアースにおのおの接続されている。第４のＭＯＳ
Ｔ ，Ｔｒ４２については、ドレィンがノードｌｄにソ
ースがアースに、ゲートが１段後の出力ノード筑にそれ
ぞれ接続されている。このようにして第１のＭＯＳＴ
，Ｔｒ，２のドレィンに入力された前段出力のパルスが
クロックパルスの半周期だけ遅れて第３のＭＯＳＴ ，
Ｔｒ３２のドレインより出力されるようにしたもので、
本発明はこれらの単位回路を直列的に多数個接続し、各
段の第３のＭＯＳＴ ，Ｔｒ３，，Ｔｒ概，Ｔｒ３３・
・・・．・のドレインから順次、走査パルスを出力させ
ることを特徴としている。第６図に第５図に示した回路
を相補型クロツクパルスで動作させた時のタイミング図
を示し、第５図を参照して動作を説明する。

ここでスイッチングキヤバシタＣ，ｓ，Ｃ２ｓ，Ｃ３ｓ
．……はゲートとドレィンの２端子からなるＭＯＳ機造
キャパシタの一種で、ゲートが“０”の電位状態のとき
、それら２端子間の容量は実効上零であり、ゲートが“
１”の電位状態のときには同ゲートの占める面積に比例
して充分に大きな容量を持ち得る集積回路の−要素であ
る。なおｌｃ，２ｃ・・・・・・は各スイッチングキヤ
バシタＣ，ｓ，Ｃ２ｓ，……のゲートのそれぞれの接続
点に、動作説明の便宜上付されたノードの符号である。
なお第６図での各要素を第４図との比較においてそれぞ
れの機能に分けるならば、ブートストラッブ用キャパシ
タＣ公と，Ｔｒ２２で増中器んを構成し出力端子２ｄを
備えている。

また蓄積器Ｓ２は、ノード２ｃの寄生容量と，Ｔｒ，２
からなるが、Ｓ２からのデータ抜取り機能については、
一段後の出力３ｄを第４のＭＯＳＴ ，Ｔｒ４２のゲー
トに印加して行なっている。ここで第３のＭＯＳＴ ，
Ｔｒ３２は外部ノイズがあっても走査機能を確実にする
ためのもので必ずしも必要ではない。動作の説明に先だ
ち、はじめはスタートパルスＳＰおよびｌｃ．２ｃ．…
…が全て“０”であるとする。

この状態でクロツクパルス◇，，◇２が加えられると、
スイッチングキャパシタは実効上零であり第２のＭＯＳ
Ｔ ，Ｔｒ２，，Ｔｒ２２，Ｔｒ２３，・・・・・・は
非導通となる。その上ノードｌｄ，２ｄ・・・・・・は
第３のＭＯＳＴ ，Ｔｒ３，，Ｔｒ柵・・・・・・によ
って常に“０”となり、その結果／ードｌｃ，２ｃ・・
・…も第１のＭＯＳＴ ，Ｔｒ，．，Ｔｒ８．・・・・
・・を通して確実に“０”となる。したがってこの状態
では安定して出力端子ｌｄ，２ｄ，・・・・・・を“０
”にし、第４のＭＯＳＴ ，Ｔｒ４２， Ｔｒ錨・・・
・・・を非導通にしておくことができる。続いて第４図
の時亥比，になるとクロツクパルスＪ，およびスタート
パルスＳＰが“１”になるのでスイッチングキヤパシ夕
Ｃ，ｓはスタートパルスＳＰの充電をうけ、ノードｌｃ
は“１”となる。このときスイッチングキヤパシタＣ，
ｓは大きな容量となる。時刻らではクロツクパルス◇，
が“０”のため、ＭＯＳＴ ，Ｔｒ，．，Ｔｒ３，は非
導適状態になるが、ｌｃの状態は“１”のまま保持され
ると同時に？２が“１”のため、ＭＯＳＴ ，Ｔｒ２，
は導適状態になって、ノードｌｄは“０”から“１”に
充電される。このときスイッチングキヤパシタＣ，ｓの
プートストラップ効果によってＭＯＳＴのしきい値電圧
による損失はなく、ノードｌｄはクロックパルスの電圧
Ｖめまで上昇する。すなわち、ノードｌｄにはスタート
パルスよりクロックパルスの半周期Ｔだけ遅れ、パルス
幅Ｔ、パルス電圧Ｖ◇をもった走査パルスがあらわれ、
同時にスイッチングキヤパシタＣ２ｓは導適状態のＭＯ
ＳＴ ，Ｔｒ，２を通じて充電され、／ード２ｃは“１
”となる。時刻ｔ３ではめ，が“１”であり、ＭＯＳＴ
，Ｔｒ，．，Ｔｒ３，，Ｔら２が導通となるが、ＳＰ
が“０”に変るのでノードｌｃは‘‘０”となり、スイ
ッチングキヤパシタＣ，ｓに蓄えられた電荷すなわちデ
ータ“１”は“０”となって抜取られる。したがって，
Ｔｒ２，は非導通となるが、第２のクロックパルス■２
も“０”であり、また，Ｔｒ３，の導通によってノード
ｌ ｄは“０”となる。他方，Ｔｒ，２，Ｔｒ斑の非導
通によってノード２ｃは“１”が保持されるが、スイッ
チングキヤパシタＣ２ｓを通じてその電位はさらに上昇
し，Ｔｒ２２は充分導適状態となり、／ード２ｄは“１
”となってクロツクパルス電圧Ｖぐまで電圧上昇する。
また，Ｔｒ，３の導通によってノード３ｃは“１”とな
る。このことによって／ードｌｄの出力よりＴだけ遅れ
た信号が／ード２ｄに伝達される。時刻しではノードｌ
ｃは“０”であり、，Ｔｒ２，が非導通のためノードｌ
ｄは“０”を持続する。

／ード２ｄはぐ，が“０”であり充電されず，Ｔｒ３２
が導通のため“０”となる。ノード３ｄはノード３ｃが
“１”のため前記同様“０”から“１”に反転する同時
に，Ｔｒ，４を通ってノード４ｃを“１”にする。さら
にノード３ｄの“１”は通常非導適状機にある第４のＭ
ＯＳＴ ，Ｔｒ４２を導通にし、同じく導適状態にある
，Ｔｒ，２を通してノード２ｃを“０”とし、Ｃ松から
データ“１”を確実に抜取り“０”にしている。これは
続いて起きる時刻らでのＪ，“１”に対してノード２ｄ
に出力“１”を生じさせないためのものである。以後同
様にして出力端子４ｄ，５ｄ，・・・・・・から順次、
走査パルスがクロツクパルスの半周期Ｔづつ遅れ、パル
ス電圧ＶＪを持って現われることになる。以上説明して
きたように、本発明の走査パルス発生回路では１ケ所の
みデータ一の状態が“１（または０）”で他の箇所がデ
ータ−“０（または１ゾであり、そのデータ一“１（ま
たは０ゾが走査方向へ移動する際、後段に移動したデー
タ‐“１（または０）”によって前段の蓄積部から情報
“１（または０）”を抜き取って、次のクロツクパルス
でその段の出力機から出力“０（または１ゾが現われる
ようにしたものである。

この走査パルス発生回路は直流導通路のないいわゆるレ
シオレス型のシフトレジスタと考えることができ、多ビ
ット化してその消費電力は小さく温度上昇が少ない。ま
た単位回路を構成している４種のＭＯＳＴのｇｍ‘ま小
さくてもよいから、単位回路の占める面積を小さくでき
る。さらにブートストラツプ用のスイッチングキヤパシ
タを含んでいるためしきい値電圧の損失がなく、印加し
たクロックパルス電圧にほぼ等しい大きな出力電圧パル
スが得られ、高速走査が可能など、高密度高集積固体撮
像装置あるいは固体表示装置などの走査回路にすこぶる
有望である。そして、その走査も２相クロツクパルスで
も可能である。

【図面の簡単な説明】

第１図は従来の走査パルス発生回路、第２図は従来の走
査パルス発生回路を動作させたときのタイミング図、第
３図は本発明にかかる走査パルス発生回路の基本構成を
示す図、第４図は同回路の動作を説明するタイミング図
、第５図は本発明の走査パルス発生回路の一実施例を示
す回路図、第６図は第５図に示す走査パルス発生回路を
相補型クロックパルスで動作させたときのタイミング図
である。 Ｊ，，で２・・・・・・駆動用クロックパルス、ＳＰ・
・・・・・スタートパルス、Ｔｒ，，Ｔｒ２・・・・・
・負荷ＭＯＳＴ、Ｔｒ３，Ｔｒ４・・・・・・駆動ＭＯ
ＳＴ、Ｃ，ａ，Ｃ２ａ…・・・ノードｌａ，２ａとアー
ス間の容量、Ｃ，ｂ，Ｃ２ｂ・・・・・・ノードｌｂ，
２ｂとアース間の容量、Ｓ，〜Ｓ５・・・・・・蓄積器
、Ａ，〜Ａ５・・・・・・増幅器、ｌｄ〜５ｄ・・・・
・・出力端子、Ｔｒ，．〜，Ｔｒ，２，・・…・伝達用
トランジスタ、Ｔｒ２，，Ｔら２・・・・・・充電用ト
ランジスタ、Ｔな，，Ｔｒ３２・・・・・・放電用トラ
ンジスタ、Ｔｒ４２，Ｔｒ４３・・・・・・データ抜取
り用トランジスタ、Ｃ肌 Ｃ２ｓ．・・．・・スイッチ
ングキヤパシタ。 第４図 図 船 図 山 船 第２図 第３図 第６図

Claims (1)

1. 【特許請求の範囲】 １ データを一定の時間にわたり蓄えるデータ蓄積手段
   および前記データ蓄積手段で蓄えたデータを再生増幅す
   る増幅手段からなる単位回路の多数個と、これらを縦続
   接続する手段と、縦続接続した単位回路にｎ相（ｎ≧２
   ）のロツクパルスを印加する手段と、単位回路の縦続接
   続点に生じる再生増幅出力を分岐させ、これを発生させ
   た単位回路よりも前段側に位置し、かつ、この単位回路
   とは異なる位相のクロツクパルスが印加される単位回路
   へデータ抜取信号として加える手段とを具備することを
   特徴とする走査パルス発生回路。 ２ ４個の絶縁ゲート型電界効果トランジスタから単位
   回路が構成され、第１の絶縁ゲート型電界効果トランジ
   スタの一方の主電極を第２の絶縁ゲート型電界効果トラ
   ンジスタの制御電極に接続し、前記第２の絶縁ゲート型
   電界効果トランジスタの一方の主電極を第３の絶縁ゲー
   ト型電界効果トランジスタの一方の主電極に接続し、前
   記第２の絶縁ゲート型電界効果トランジスタの他方の主
   電極をクロツクパルス発生源に接続し、前記第１および
   第３の絶縁ゲート型電界効果トランジスタの制御電極を
   他のクロツクパルス発生源に接続し、前記第２の絶縁ゲ
   ート型電界効果トランジスタの制御電極と他方の主電極
   との間にスイツチングキヤパシタを設け、前記第３の絶
   縁ゲート型電界効果トランジスタの他方の主電極を接地
   し、第４の絶縁ゲート型電界効果トランジスタの両主電
   極をそれぞれ前記第１の絶縁ゲート型トランジスタの他
   方の主電極および接地点に接続し、さらに前記第３の絶
   縁ゲート型電界効果トランジスタの一方の主電極を次段
   の単位回路内の第１の絶縁ゲート型電界効果トランジス
   タの他方の主電極に接続するとともに、前記第４の絶縁
   ゲート型電界効果トランジスタの制御電極を前記次段の
   単位回路内の第２の絶縁ゲート型電界効果トランジスタ
   の一方の主電極に接続してなり、第１段目の前記単位回
   路内の前記第１の絶縁ゲート型電界効果トランジスタの
   他方の主電極に、前記クロツクパルス発生源からのクロ
   ツクパルスに同期した入力パルスを印加することにより
   、前記各単位回路内の前記第３の絶縁ゲート型電界効果
   トランジスタの一方の主電極から時間的に順次な走査パ
   ルスを発生することを特徴とする走査パルス発生回路。