JPS60229417A - フイルタ集積回路 - Google Patents
フイルタ集積回路Info
- Publication number
- JPS60229417A JPS60229417A JP8402184A JP8402184A JPS60229417A JP S60229417 A JPS60229417 A JP S60229417A JP 8402184 A JP8402184 A JP 8402184A JP 8402184 A JP8402184 A JP 8402184A JP S60229417 A JPS60229417 A JP S60229417A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- capacitor
- capacitors
- circuit
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ノリコンウエノ・上などに形成するモノリシ
ックIC内にフィルタを集積化する場合に適したフィル
タ集積回路に関するものである。
ックIC内にフィルタを集積化する場合に適したフィル
タ集積回路に関するものである。
電気回路の集積化(モノリシックXC化、以下単に工C
化と略す)が進むにつれ、外付けのブロックフィルタの
IC化が、回路の小型化、低コスト化を実現する上で重
要な課題となりつつある。従来のフィルタは、大部分が
インダクタンスL1容量C1抵抗Rで構成されているが
、゛インダクタンスLは工C化がむずかしく、C1只の
みで構成可能なアクティブフィルタがIC化には適して
いる。%VcLPFとしては、第1図に示した正帰還型
2次LPF回路がよく知られ・ておυ、カットオフ周波
数fcは、 と表わされる。入力はvL、出力はvoである。
化と略す)が進むにつれ、外付けのブロックフィルタの
IC化が、回路の小型化、低コスト化を実現する上で重
要な課題となりつつある。従来のフィルタは、大部分が
インダクタンスL1容量C1抵抗Rで構成されているが
、゛インダクタンスLは工C化がむずかしく、C1只の
みで構成可能なアクティブフィルタがIC化には適して
いる。%VcLPFとしては、第1図に示した正帰還型
2次LPF回路がよく知られ・ておυ、カットオフ周波
数fcは、 と表わされる。入力はvL、出力はvoである。
第1図に示した正帰還型2次LPFをIC化する場合、
IC内素子のばらつきの問題がある。
IC内素子のばらつきの問題がある。
すなわちIC内の容量値、抵抗値は半導体内の不純物良
度、マスクずれなどによるばらつきの影響を受け、−例
として Cの絶対値精度 ±30% Rの I ±15% など大きな変動を有する。したがって第1図の正帰還型
2次LPFのカットオフ周波数も第2図のように4から
bの範囲で変製し、上記例では最恩時foは±55チ変
鯛することとなり、実用化は極めて困難である。この対
策として、ICチップ上でレーザートリミングなどによ
り抵抗値を変化させ、ばらつきを吸収することも実施さ
れているが精度、歩留りなどの点でまだ多くの問題を残
している。
度、マスクずれなどによるばらつきの影響を受け、−例
として Cの絶対値精度 ±30% Rの I ±15% など大きな変動を有する。したがって第1図の正帰還型
2次LPFのカットオフ周波数も第2図のように4から
bの範囲で変製し、上記例では最恩時foは±55チ変
鯛することとなり、実用化は極めて困難である。この対
策として、ICチップ上でレーザートリミングなどによ
り抵抗値を変化させ、ばらつきを吸収することも実施さ
れているが精度、歩留りなどの点でまだ多くの問題を残
している。
また、上記各i1c+、CyをPnジャンクンヨン容量
で構成すると、例えば各々の容量は第3図に示すように
レイアウトされる。第3図は上記容量の構造を示すIC
断面図であり、1はN型半導体からなるエミツタ層、2
はP型半°導体からなるベース層、6はN型半導体から
なるベース層、4はP型半導体からなるサブストレート
でおる。この時、菖3図の容量の等価回路は第4図に示
すように表わされ、Vccに接続されたコレクタ層5と
ベース層2との間に寄生容量aSを生じる。したがって
、第1図に示した正帰還型2次LPF回路は、第5図に
示すように各々寄生容量Cs+ 、 Cs2が生じ、そ
の内c3Iが抵抗R+ 、 J’ty間の接続点に接続
され、フィルタ特性が劣化するという欠点があった。
で構成すると、例えば各々の容量は第3図に示すように
レイアウトされる。第3図は上記容量の構造を示すIC
断面図であり、1はN型半導体からなるエミツタ層、2
はP型半°導体からなるベース層、6はN型半導体から
なるベース層、4はP型半導体からなるサブストレート
でおる。この時、菖3図の容量の等価回路は第4図に示
すように表わされ、Vccに接続されたコレクタ層5と
ベース層2との間に寄生容量aSを生じる。したがって
、第1図に示した正帰還型2次LPF回路は、第5図に
示すように各々寄生容量Cs+ 、 Cs2が生じ、そ
の内c3Iが抵抗R+ 、 J’ty間の接続点に接続
され、フィルタ特性が劣化するという欠点があった。
本発明の目的は、上記した欠点をなくシ、IC化容量、
lC化抵抗のばらつきを吸収し、かつ性能も確保できる
フィルタ集積回路を提供するにある。
lC化抵抗のばらつきを吸収し、かつ性能も確保できる
フィルタ集積回路を提供するにある。
上記した目的を達成するために本発明では、工C化容量
としてバリギヤッグを用いるとともに、正帰還型2次L
PIF回路を構成する上で、2個の抵抗とパリギヤッグ
の接続点にバリギヤッグによる寄生容量が生じないよう
に、バリギヤッグの構造を異ならせることを特徴とじて
−る。
としてバリギヤッグを用いるとともに、正帰還型2次L
PIF回路を構成する上で、2個の抵抗とパリギヤッグ
の接続点にバリギヤッグによる寄生容量が生じないよう
に、バリギヤッグの構造を異ならせることを特徴とじて
−る。
以下本発明を具体的一実施例によシ詳しく説明する。第
6図は本発明の一実施例を示す正帰還型2次I、PFの
回路図であシ、抵抗R1,R1、パリ中ヤッグ容量(印
加電圧VRにょυ値の変化する容量) C+ 、 Cm
、トランジスタQt、QsQa、定電流源工1、抵抗R
i、Ra[より2次LPF特性を実現している。
6図は本発明の一実施例を示す正帰還型2次I、PFの
回路図であシ、抵抗R1,R1、パリ中ヤッグ容量(印
加電圧VRにょυ値の変化する容量) C+ 、 Cm
、トランジスタQt、QsQa、定電流源工1、抵抗R
i、Ra[より2次LPF特性を実現している。
しかもICピン6に印加する電圧源v1にょシ各ハリキ
ャップ容量C+ 、 CxK印加する電圧VPtを工C
外部から共に変化でき、上記容量を微調させて所望のカ
ットオフ周波数に合わせることができる。なお、バリキ
ャップ容量は第7図に示すように印加電圧VRによシ容
量値を変化できるものである。例えば、パリギヤッグと
してベース、工ずツタ容量を用いた場合 ztgcl = K−azty (1+Vi)ここで Cj二ベース、エミッタ間接合容量 C710) : /< イ7ス0時のベース、工ξンタ
間接合荏量 vj:エミッタ、ベース電圧 (ダイオード逆バイアス電圧) メ :ビルトイン電圧 α :it圧依存係数 K =ztl〔c7+o)sa〕 と表わされ、特性の一例が第7図のようになる。
ャップ容量C+ 、 CxK印加する電圧VPtを工C
外部から共に変化でき、上記容量を微調させて所望のカ
ットオフ周波数に合わせることができる。なお、バリキ
ャップ容量は第7図に示すように印加電圧VRによシ容
量値を変化できるものである。例えば、パリギヤッグと
してベース、工ずツタ容量を用いた場合 ztgcl = K−azty (1+Vi)ここで Cj二ベース、エミッタ間接合容量 C710) : /< イ7ス0時のベース、工ξンタ
間接合荏量 vj:エミッタ、ベース電圧 (ダイオード逆バイアス電圧) メ :ビルトイン電圧 α :it圧依存係数 K =ztl〔c7+o)sa〕 と表わされ、特性の一例が第7図のようになる。
バリキャップ容量CI、C2を第8図に示したようなコ
レクタ層とエミツタ層を接続し、容量としてベース層と
エミツタ層、ベース層とコレクタ層との接合を用いる。
レクタ層とエミツタ層を接続し、容量としてベース層と
エミツタ層、ベース層とコレクタ層との接合を用いる。
この場合の等価回路は第9図のように表わされる。
而すると、第6図VC示した正帰還型2次LPF回路の
寄生容量を考慮した等価回路は、第10図のように表わ
され、フィルタ特性を決定する各抵抗、各バV−+ヤッ
グの内3個が接続する点8に寄生d″量が生じることな
く、LPF時性の劣化のないフィルタ集積回路が得られ
る。
寄生容量を考慮した等価回路は、第10図のように表わ
され、フィルタ特性を決定する各抵抗、各バV−+ヤッ
グの内3個が接続する点8に寄生d″量が生じることな
く、LPF時性の劣化のないフィルタ集積回路が得られ
る。
以上述べたように本発明によれは、IC内素子ばらつき
をIC外部から吸収でき、良好なフィルタ特性を実現で
きる。なお本実施例では、正帰還型2次LPFについて
述べたが、抵抗とパリ中ヤッグ容量からなるあらゆるタ
イプのフィルタに適用できるのは言うまでもない。
をIC外部から吸収でき、良好なフィルタ特性を実現で
きる。なお本実施例では、正帰還型2次LPFについて
述べたが、抵抗とパリ中ヤッグ容量からなるあらゆるタ
イプのフィルタに適用できるのは言うまでもない。
而して従来大型外付部品であったブロックフィルタ類を
工C内に集積化でき、回路の低コスト、小型化、部品点
数の削減に対する効果は極めて大きい。
工C内に集積化でき、回路の低コスト、小型化、部品点
数の削減に対する効果は極めて大きい。
第1図は、正帰還型2次LPFの回路図、第2図は、第
1図のフィルタの特性図、第3図、第8図はバリギヤッ
グ容量の構造説明図、第4図、餓9図は各々第5図、第
8図の構造の容量の説明図、第5図はトラップフィルタ
の従来構造による等価回路図、第6図は本発明の一実施
例を説明する回路図、第7図はバリギヤクプ容量の脊柱
を説明する特性図、第10図は、第6図の等価回路図で
ある。 1・・・n型半導体によるエミツタ層 2・・・P型半導体によるベース層 6・・・n型半導体によるコレクタ層 4・・・サブストレート CI、(、!・・・パリギヤッグ容量 拓 1 図 第 2図 久 b f 第 3 図 E F3 VcC 第 斗 図 第 5 町 $ ば 第 7幻 第 8111]
1図のフィルタの特性図、第3図、第8図はバリギヤッ
グ容量の構造説明図、第4図、餓9図は各々第5図、第
8図の構造の容量の説明図、第5図はトラップフィルタ
の従来構造による等価回路図、第6図は本発明の一実施
例を説明する回路図、第7図はバリギヤクプ容量の脊柱
を説明する特性図、第10図は、第6図の等価回路図で
ある。 1・・・n型半導体によるエミツタ層 2・・・P型半導体によるベース層 6・・・n型半導体によるコレクタ層 4・・・サブストレート CI、(、!・・・パリギヤッグ容量 拓 1 図 第 2図 久 b f 第 3 図 E F3 VcC 第 斗 図 第 5 町 $ ば 第 7幻 第 8111]
Claims (1)
- 【特許請求の範囲】 1)両端印加電圧で容量値が変化する集積化PNジアン
クシ曹賽量q+、Cy、集積化抵抗R+。 R2、帰還増幅器Aからなる正帰還型2次LPF集積回
路において、該容量C+ 、 C2の構造をn型半導体
によるコレクタ層とエミツタ層を短絡し、かつ該短絡点
とP型半導体からなるベース層との間でPNジャンクン
ヨン容量を構成した構造とすることを%微とするフィル
タ集積回路。 2)該PNジャンクシ1ン容量を集積回路外部の制御ビ
ンより共に同一の割合で変化させることを特徴とする特
許請求の範囲第一項記載のフィルタ集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8402184A JPS60229417A (ja) | 1984-04-27 | 1984-04-27 | フイルタ集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8402184A JPS60229417A (ja) | 1984-04-27 | 1984-04-27 | フイルタ集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60229417A true JPS60229417A (ja) | 1985-11-14 |
JPH0462492B2 JPH0462492B2 (ja) | 1992-10-06 |
Family
ID=13818908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8402184A Granted JPS60229417A (ja) | 1984-04-27 | 1984-04-27 | フイルタ集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60229417A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01279616A (ja) * | 1988-05-06 | 1989-11-09 | Hitachi Ltd | 半導体集積回路 |
US4990872A (en) * | 1987-06-17 | 1991-02-05 | Sanyo Electric Co., Ltd. | Variable reactance circuit producing negative to positive varying reactance |
-
1984
- 1984-04-27 JP JP8402184A patent/JPS60229417A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4990872A (en) * | 1987-06-17 | 1991-02-05 | Sanyo Electric Co., Ltd. | Variable reactance circuit producing negative to positive varying reactance |
JPH01279616A (ja) * | 1988-05-06 | 1989-11-09 | Hitachi Ltd | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0462492B2 (ja) | 1992-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4839542A (en) | Active transconductance filter device | |
KR100315267B1 (ko) | Lc소자,반도체장치및lc소자의제조방법 | |
JPH0516696B2 (ja) | ||
WO1981002819A1 (en) | Analog integrated filter circuit | |
JPS60229417A (ja) | フイルタ集積回路 | |
US4748422A (en) | Amplifier circuit suitable for use as an active filter circuit | |
US5475338A (en) | Active filter circuit of a capacity ground type | |
US6392454B1 (en) | Shunt regulated push-pull circuit having wide frequency range | |
JP2002118443A (ja) | フィルタ回路 | |
KR100367070B1 (ko) | 동조증폭기 | |
JPH0113242B2 (ja) | ||
JPS60229415A (ja) | フイルタ集積回路 | |
JP3067286B2 (ja) | モノリシックフィルタ回路 | |
JPS63232509A (ja) | 同調増幅器 | |
JPS60239114A (ja) | フイルタ回路 | |
JPS60214620A (ja) | 集積回路 | |
JPS586181A (ja) | 可変容量装置 | |
JP3461886B2 (ja) | Lc素子,半導体装置及びlc素子の製造方法 | |
JPH048667Y2 (ja) | ||
JPS5992610A (ja) | フイルタ回路 | |
JPS60140908A (ja) | 増幅回路 | |
Fabre et al. | Current-controlled translinear impedance converter | |
JPH07297664A (ja) | ローパスフィルタおよび移相器 | |
JPH07130962A (ja) | Lc素子,半導体装置及びlc素子の製造方法 | |
JPS6027453B2 (ja) | Fmチユ−ナ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |