JPS60227417A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60227417A JPS60227417A JP8532184A JP8532184A JPS60227417A JP S60227417 A JPS60227417 A JP S60227417A JP 8532184 A JP8532184 A JP 8532184A JP 8532184 A JP8532184 A JP 8532184A JP S60227417 A JPS60227417 A JP S60227417A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- opening
- melting point
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 16
- 238000012421 spiking Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021339 platinum silicide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係り、特に。
浅いｐｎ接合の形成方法の改良に関するものである。
第１図Ａ〜Ｅは従来の製造方法の主要段階における状態
を示す断面図である。まず、ｐ形シリコン基板（１）の
表面忙熱酸化または化学的気相成長（ＯＶＤ）法でシリ
コン酸化膜（２）を形成し、このシリコン酸化膜（２）
の所望部位に写真食刻法によって開孔（３）を形成した
後和１図示矢印のようにヒ素をイオン注入法によって打
込み、熱処理を施すことによってｎ形の拡散層（４）を
形成する（ｍ１図Ａ）。
を示す断面図である。まず、ｐ形シリコン基板（１）の
表面忙熱酸化または化学的気相成長（ＯＶＤ）法でシリ
コン酸化膜（２）を形成し、このシリコン酸化膜（２）
の所望部位に写真食刻法によって開孔（３）を形成した
後和１図示矢印のようにヒ素をイオン注入法によって打
込み、熱処理を施すことによってｎ形の拡散層（４）を
形成する（ｍ１図Ａ）。
次すで、拡散層（４）の表面からシリコン酸化膜（２）
の上にわたって白金層（５）を形成しく第１図Ｂ）、熱
処理を施すと拡散層（４）と接する部分に白金とシリコ
ンとの合金が生じ、その後に、王水によって全面の未反
応白金層（５）をエツチング除去すると、拡散層（４）
の上に白金シリサイド層（６）が残る（第１図Ｃ）。ツ
ツいて、スパッタリング法または蒸着法で全上面にアル
ミニウムを堆積させ、その後に写真食刻法によって白金
シリサイド（６）を介して拡散層（４）につながった配
線層（７）を形成する（第１図Ｄ）。
の上にわたって白金層（５）を形成しく第１図Ｂ）、熱
処理を施すと拡散層（４）と接する部分に白金とシリコ
ンとの合金が生じ、その後に、王水によって全面の未反
応白金層（５）をエツチング除去すると、拡散層（４）
の上に白金シリサイド層（６）が残る（第１図Ｃ）。ツ
ツいて、スパッタリング法または蒸着法で全上面にアル
ミニウムを堆積させ、その後に写真食刻法によって白金
シリサイド（６）を介して拡散層（４）につながった配
線層（７）を形成する（第１図Ｄ）。
このよ”うにして浅ＩＡｐｎ接合を有する半導体装置が
得られる。
得られる。
ところが、上記従来の方法では拡散層（４）の不純物（
ヒ素）のプロファイルは、イオン注入時の加速電圧と、
その後の熱処理によって決まるので。
ヒ素）のプロファイルは、イオン注入時の加速電圧と、
その後の熱処理によって決まるので。
浅い接合を得るには加速電圧を下げるか、熱処理の温度
を下げる以外に方法がない。また、シリコン基板（１）
に直接ヒ素を注入するので、基板結晶に与える損傷が大
きい。更に、シリコン酸化膜（２）と拡散＠（４）との
境界付近では白金シリサイド層（６）が薄くなるので、
その上にアルミニウム配線層（７）を形成したとき、第
２図に示すようにアルミニウムのスパイク（８）を生じ
易く、このスパイク（８）の発生は接合短絡を生じ、致
命的である。
を下げる以外に方法がない。また、シリコン基板（１）
に直接ヒ素を注入するので、基板結晶に与える損傷が大
きい。更に、シリコン酸化膜（２）と拡散＠（４）との
境界付近では白金シリサイド層（６）が薄くなるので、
その上にアルミニウム配線層（７）を形成したとき、第
２図に示すようにアルミニウムのスパイク（８）を生じ
易く、このスパイク（８）の発生は接合短絡を生じ、致
命的である。
この発明は以とのような点に鑑みてなされたもので１表
面のシリコン酸化膜に設けた開孔の内側面にポリシリコ
ン層を形成した後に、その土と開孔底面とにわたって高
融点金属層を形成した後に、これを通してイオン注入し
熱処理して拡散層を形成するとともに、拡散層上の金属
シリサイド層をポリシリコン層の表面に延びるように形
成することによって、一層浅い拡散層を少ない結晶損傷
で形成でき、しかもアルミニウムのスパイキングのない
半導体装置の製造方法を提供するものである。
面のシリコン酸化膜に設けた開孔の内側面にポリシリコ
ン層を形成した後に、その土と開孔底面とにわたって高
融点金属層を形成した後に、これを通してイオン注入し
熱処理して拡散層を形成するとともに、拡散層上の金属
シリサイド層をポリシリコン層の表面に延びるように形
成することによって、一層浅い拡散層を少ない結晶損傷
で形成でき、しかもアルミニウムのスパイキングのない
半導体装置の製造方法を提供するものである。
第３図Ａ〜Ｅけこの発明の一実施例方法の主要段階にお
ける状態を示す断面図である。まず、ｐ形シリコン基板
（１）の表面に熱酸化またはＯＶＤ法でシリコン酸化膜
（２）を例えば５０００Ａの厚さに形成し、このシリコ
ン酸化＠（２）の所望部位に写真食刻法によって開孔（
３）を形成する。このとき、エツチングには反応性スパ
ッタエツチングなどの異方性エツチング法を用りる。次
に、その開孔（３）に露出したシリコン基板（１）の表
面から開孔（３）の内側面を経て、シリコン酸化膜（２
）の上面にわたって、 ＯＶＤ法でポリシリコン層（９
）を例えば１００ＯＡの厚さに形成する（第３図Ａ）。
ける状態を示す断面図である。まず、ｐ形シリコン基板
（１）の表面に熱酸化またはＯＶＤ法でシリコン酸化膜
（２）を例えば５０００Ａの厚さに形成し、このシリコ
ン酸化＠（２）の所望部位に写真食刻法によって開孔（
３）を形成する。このとき、エツチングには反応性スパ
ッタエツチングなどの異方性エツチング法を用りる。次
に、その開孔（３）に露出したシリコン基板（１）の表
面から開孔（３）の内側面を経て、シリコン酸化膜（２
）の上面にわたって、 ＯＶＤ法でポリシリコン層（９
）を例えば１００ＯＡの厚さに形成する（第３図Ａ）。
次に１反応性スパッタエツチングによって全面にポリシ
リコン層（９）に異方性エツチングを施して、シリコン
酸化膜（２）の開孔（３）の内側面にのみポリシリコン
層（９ａ）を残す（第３図Ｂ）。つづいて、 ＯＶＤ法
によってタングステン嘆αＯを開孔（３）内のシリコン
基板（１）の表面とポリシリコン層（９ａ）の表面との
上に堆積形成させる（第３図０）。次に、タングステン
＠αＯｆ介して、図示矢印のようにヒ素イオンをシリコ
ン基板（１）内へ注入した後に１例えば、温度１０００
℃で２０分間熱処理を行うことによって、注入不純物の
活性化を行ってｎ形の拡散層（４）を完成させるととも
に。
リコン層（９）に異方性エツチングを施して、シリコン
酸化膜（２）の開孔（３）の内側面にのみポリシリコン
層（９ａ）を残す（第３図Ｂ）。つづいて、 ＯＶＤ法
によってタングステン嘆αＯを開孔（３）内のシリコン
基板（１）の表面とポリシリコン層（９ａ）の表面との
上に堆積形成させる（第３図０）。次に、タングステン
＠αＯｆ介して、図示矢印のようにヒ素イオンをシリコ
ン基板（１）内へ注入した後に１例えば、温度１０００
℃で２０分間熱処理を行うことによって、注入不純物の
活性化を行ってｎ形の拡散層（４）を完成させるととも
に。
その表面にタングステンシリサイド層α力を形成させる
（第３図Ｄ）。ついで、スパッタリング法または蒸着法
で全上面にアルミニウムを堆積させ。
（第３図Ｄ）。ついで、スパッタリング法または蒸着法
で全上面にアルミニウムを堆積させ。
その後に、写真食刻法によってパターニングを施してア
ルミニウム配線（７）を形成して（第３図Ｅ）。
ルミニウム配線（７）を形成して（第３図Ｅ）。
この実施例方法による浅いｐｎ接合を有する半導体装置
が得られる。
が得られる。
この浅いｐｎ＠合は、バイポーラ半導体集積回路装置の
エミツタ層の形成に有効で、高周波特性の向上が可能に
なる。
エミツタ層の形成に有効で、高周波特性の向上が可能に
なる。
なお、上記実施例でＶｉｐ形を第１導電形としｎ形を第
２導電形として、ｐ形基板中にｎ膨拡散層を形成す′る
場合を示したが、ｎ形ｆ第１導電形とし、ｐ形を第２導
電形としてｎ形基板中にｐ形波散層を形成する場合にも
この発明は適用できる。
２導電形として、ｐ形基板中にｎ膨拡散層を形成す′る
場合を示したが、ｎ形ｆ第１導電形とし、ｐ形を第２導
電形としてｎ形基板中にｐ形波散層を形成する場合にも
この発明は適用できる。
また。タングステンを用いてタングステンシリサイドを
形成させたが、それ以外の高触点金属を用いて、その高
融点金属シリサイドを形成させるようにしてもよいこと
は勿論である。更に、上剥では半導体基板内に直接接合
を、形成したが、基板中の半導体考内に接合をつくる場
合も全く同様である。
形成させたが、それ以外の高触点金属を用いて、その高
融点金属シリサイドを形成させるようにしてもよいこと
は勿論である。更に、上剥では半導体基板内に直接接合
を、形成したが、基板中の半導体考内に接合をつくる場
合も全く同様である。
以と説明したように、この発明の方法では、高融点金属
層を形成してからイオン注入するので。
層を形成してからイオン注入するので。
シリコン基板結晶の損傷は少なくなり、更にその金属層
の厚さによって拡散層の深さを制御できる。
の厚さによって拡散層の深さを制御できる。
また、シリコン酸化ＩＩＩ （絶縁膜）に形成した開孔
の内側面にポリシリコン層を形成し、拡散層表面に形成
する金属シリサイド層をそのポリシリコン層表面に延在
させるようにしたので、拡散層表面には金属シリサイド
層の薄い部分が生ぜず、アルミニウムのスパイキングを
生じることもない。
の内側面にポリシリコン層を形成し、拡散層表面に形成
する金属シリサイド層をそのポリシリコン層表面に延在
させるようにしたので、拡散層表面には金属シリサイド
層の薄い部分が生ぜず、アルミニウムのスパイキングを
生じることもない。
第１図Ａ−Ｄは従来のＶ＠方法の主要段階における状態
を示す断面図、第２図はこの従来方法によって生じる欠
陥の状況を示す断面図、第３図Ａ〜Ｅけこの発明の一実
施伊１方法の主要段階における状態を承す断面図である
。 図において、（１）はシリコン基板（半導体層）（２）
はシリコン酸化膜（絶縁膜）、（３）け開孔、（４）は
拡散層、（９ａ）はポリシリコン層、ｄｄけタングステ
ン（高融点金属）［Ｑｌ）はタングステン（高融点金属
）シリサイド層である。 なお１図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 第１図 第２図 第３図
を示す断面図、第２図はこの従来方法によって生じる欠
陥の状況を示す断面図、第３図Ａ〜Ｅけこの発明の一実
施伊１方法の主要段階における状態を承す断面図である
。 図において、（１）はシリコン基板（半導体層）（２）
はシリコン酸化膜（絶縁膜）、（３）け開孔、（４）は
拡散層、（９ａ）はポリシリコン層、ｄｄけタングステ
ン（高融点金属）［Ｑｌ）はタングステン（高融点金属
）シリサイド層である。 なお１図中同一符号は同一または相当部分を示す。 代理人 大岩増雄 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 ＋１）＄１導電形の半導体層の表面に形成された絶縁膜
の所望部分に開孔を形成し、との開孔の内側面のみにポ
リシリコン層を形成し、上記開孔内に露出した上記半導
体層の表面上および上記ポリシリコン層表面上にわたっ
て、高融点金属膜を形成し、この高融点金属膜を透過し
てと配字導体層の上記開孔に対応する部分に第２導電形
の不純物イオンを注入し、その後に熱処理を施して上記
注入された不純物を活性化させて第２導電形の拡散層を
完成させるとともに、上記高融点金属膜と上記半導体層
および上記ポリシリコン層との界面に高融点金属シリサ
イド層を形成させることを特徴とする半導体装置の製造
方法。 （２）絶縁膜にシリコン酸化膜を用いることを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。 （３）高融点金属にタングステンを用いることを特徴と
する特許請求の範囲ｔＩＩＪ１項または第２項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8532184A JPS60227417A (ja) | 1984-04-25 | 1984-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8532184A JPS60227417A (ja) | 1984-04-25 | 1984-04-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60227417A true JPS60227417A (ja) | 1985-11-12 |
Family
ID=13855351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8532184A Pending JPS60227417A (ja) | 1984-04-25 | 1984-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60227417A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63112357A (ja) * | 1986-10-25 | 1988-05-17 | Akitomo Yano | ピンチロ−ル |
-
1984
- 1984-04-25 JP JP8532184A patent/JPS60227417A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63112357A (ja) * | 1986-10-25 | 1988-05-17 | Akitomo Yano | ピンチロ−ル |
| JPH0521821B2 (ja) * | 1986-10-25 | 1993-03-25 | Akitomo Yano |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US5488004A (en) | SOI by large angle oxygen implant | |
| KR19980033385A (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
| US4301588A (en) | Consumable amorphous or polysilicon emitter process | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPS6152584B2 (ja) | ||
| JPH0785470B2 (ja) | デバイスの製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6046831B2 (ja) | 半導体装置の製造方法 | |
| JPH08293465A (ja) | 半導体装置の製造方法 | |
| JPS60227417A (ja) | 半導体装置の製造方法 | |
| JPH0243336B2 (ja) | ||
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JPS60224272A (ja) | 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS6161268B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| US3969165A (en) | Simplified method of transistor manufacture | |
| JPH0581183B2 (ja) | ||
| JPH0318738B2 (ja) | ||
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| JPS58132964A (ja) | 半導体装置の製造方法 | |
| JPS5928993B2 (ja) | 半導体装置とその製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 |