JPS6022386B2 - マルチプロセツサ制御システムにおける異常監視方式 - Google Patents

Description

【発明の詳細な説明】 本発明は複数のプロセッサにより制御されるシステムの
障害検出方式に関するものである。

昨今、データ処理の技術分野に於ては、マルチプロセッ
サ方式による処理系構成が広く実用化されている。この
マルチプロセッサ方式の処理系は複数のプロセッサを用
いて複数の作業を独立的且つ同時に処理するものであっ
て、次のような利点を有するものである。即ち、１つの
プロセッサに障害が発生した場合でもシステム全体が完
全に停止してしまうことがないフェイルソフト（ｆａｉ
ｌｓｏｆｔ）性及び処理作業の増大に合わせて系の規模
の拡大が順次行えるビルディングロック（ｂｕｉｌｄｉ
ｎｇｂｌ比ｋ）性を有することと共に、ＬＳＩへの親和
性も高いものである。

従って、電話交換の技術分野に於ても、これらの利点に
着目してマルチプロセッサ方式による電子交換機の開発
が始められている。

第１図はこのマルチプロセッサ方式を時分割交換装置に
適用した場合の一例を示すブロック図である。

図においてＳＵ，〜ＳＵｎはトランクＩＣＴ、出トラン
クＯＧＴ、入レジスタトランクＩＲＴ、出センダトラン
クＯＳＴ等の各種トランク類、時分割ネットワークＮＷ
を含む通話路サブュニツトであり、局間の中継線或は加
入者回線等が接続収容されている。ＴＤＪは時分割ジャ
ンクタであり、各通話路サブュニットＳＵ−間の相互接
続或は各通話路サブュニットＳＵ−内の折返し接続を行
うものである。また、ＮＰ，〜ＮＰｎは前記通話路サブ
ュニットＳＵ−の各々に１対１対応で用意された周辺制
御装置であり、付属するローカルメモリＬＭに格納され
た処理プログラムを用いて、時分割ネットワークＮＷの
駆動、各トランク類のＩＪレーの騒動、さらにはトラン
ク或は加入者の走査を自律的に行うものである。ＣＰは
系全体の制御を司るために複数個用意され、その各々に
付属するローカルメモリＬＭに格納された処理プログラ
ムに基いて処理を実行するプロセッサ（中央制御装置）
、ＣＭは呼対応の各種データ、受信数字情報と出トラン
クＯＧＴのルートとの対応等を示す翻訳テーブル等が格
納された複数個の共通メモリである。そして前記プロセ
ッサＣＰは夫々その一方でメモリバスＭＢＵＳを介して
共通メモリＣＭへ接続されており、その他方では周辺バ
スＰＢＵＳを介して周辺制御装置ＮＰ−に接続されてい
る。さらに１０はタイプラィタ、プリンタ等の入出力装
置で、マンマシンコミュニケーション等のために用意さ
れたものであり、ＤＣＨｏ，ＤＣＨ．は前記入出力装置
１０とプロセッサＣＰとのインタフェースをとるための
データチャネル装置である。ここで両データチャネル装
置ＤＣＨｏ，ＤＣＨ，に接続されている入出力装置１０
は代表的に１個づつ図示してあるが、通常種々の装置が
複数個接続されており、また両データチャネル装置ＤＣ
Ｈｏ，ＤＣＨ．の各々は複数個のプロセッサＣＰの各々
に接続されている。このように構成されたマルチプロセ
ッサ方式の電子交換機は次のように動作する。即ち、周
辺制御装置ＮＰ一はトランク走査等で状態変化が生じた
ことを検出すると、その情報をプロセッサＣＰのうちの
１つに転送する。プロセッサＣＰはその転送された情報
に対応した所定の処理の実行を開始する。処理が完了す
るとプロセッサＣＰはその処理の結果、得られた呼対応
の情報を共通メモリＣＭ中の所定のアドレスに格納して
おく。次に、その呼について状態変化が起った場合、該
当の周辺制御装置ＮＰ−から情報を受けとったプロセッ
サＣＰは共通メモリＣＭ内のその呼対応の情報を使って
処理を実行し、その結果をあらためて共通メモリＣＭ内
に格納する。各処理の実行段階でプロセッサＣＰは必要
に応じて周辺制御ＮＰ−へ情報を事忌送して所望の制御
処理を行なわせる。以下順次このような処理を繰返すこ
とで交換処理動作が進行する。以下具体例について説明
する。例えば、通話路サブユニツトＳＵ，の入トランク
ＩＣＴが前位局より起動されたとする。

周辺制御装置ＮＰ，はトランク走査によって入トランク
ＩＣＴが起動されたことを検知すると、その情報をトラ
ンク番号情報と共に任意のプロセッサＣＰに転送する。
このプロセッサＣＰはその情報を得ると空入レジスタト
ランクＩＲＴの選択を行ない、この入しジスタトランク
ＩＲＴと前記入トランクＩＣＴとの間のパスハンティン
グを行なう。この一連の処理結果によって共通メモリＣ
Ｍ内のこの呼に対応するアドレス内容を書替えると共に
、バス情報を周辺制御装置ＮＰ，へ転送する。周辺制御
装置ＮＰ，はこのパス情報に基いて時分割ネットワーク
ＮＷ上に通話路を設定し、前記トランクＩＣＴと入レジ
スタトランクＩＲＴとの接続を行なう。以下順次このよ
うな手順で処理が進行して前位局からの番号情報の受信
、出トランクＯＧＴ、母センダトランクＯＳＴの選択接
続、後＆局への情報の送出等が行われ、前記入トランク
ＩＣＴと出トランクＯＧＴとが接続される。このような
マルチプロセッサ方式の電子交換システムにおいてはシ
ステムの管理、即ちシステムの障害の管理、装置のオン
ライン化・オフラィン化の管理、保守運用作業、マンマ
シンィンタフェ−ス制御（１／０制御を含む）などを特
定のプロセッサに行なわせることが多い。

このような処理を行なうプロセッサをシステム管理プロ
セッサ、即ちマスタブロセツサと呼ぶ。このマスタプロ
セッサは金物構成上は他プロセッサと異なることなく、
外部の制御回路などからプロセッサ内に設けられたマス
タプロセツサ表示をたてるなどにより機能上、上記のよ
うな機能をもつように各プロセッサのローカルメモリ上
のプログラムで処理上区別されたものであることが多い
。即ち、プロセッサ内のマスタプロセッサ表示をたてら
れたプロセッサがマスタプロセツサとなり、プロセッサ
内のマスタプロセッサ表示の消されているプロセッサは
一般のプロセッサとして動作する。しかし、マスタプロ
セッサ自身が障害になった場合、その障害がマスタプロ
セッサ自身で検出できる障害なら何らかの方法で他のプ
ロセッサに知らせ、マスタプロセッサ機能をそのプロセ
ッサに代行させて、保守者にマスタプロセツサ障害を知
らせることが可能であるが、ハードウェアの障害によっ
て誘発されたプログラムの暴走や、プログラムの誤りに
よるプロセッサの機能停止の場合などマスタプロセッサ
で他プロセッサに自分の障害を知らせることができない
場合がある。

またプロ′セッサが障害になった場合、その障害がマス
タプロセッサで検出できない場合があり、保守者にその
装置が障害であることを知らせることができないという
欠点があった。本発明はこれらの欠点を除去するため、
マスタプロセツサが他プロセッサに一定タイミングごと
に処理要求を発し、それに対するプロセッサからの応答
を一定タイミング以内に受信したことを検出して、プロ
セッサの正常性をマスタプロセッサが確認する。

また、プロセッサはマスタプロセツサから一定タイミン
グごとに処理要求が発せられることを検出し、マスタプ
ロセッサの正常性を確認する。さらに、プロセッサがマ
スタプロセッサの異常を検出したとき、功替回路がプロ
セッサから異常報告を受け、マスタプロセッサをプロセ
ッサの１つに順次切替えるもので、以下本発明の一実施
例を図面により詳細に説明する。第２図は本発明異常監
視方式の一実施例を示す構成図で、第１図の電子交換シ
ステムに本発明を適用した場合を示し、第１図と同一の
構成部品には同一の符号を付した。

先ず、複数のプロセッサＣＰのうちの１つをマスタプロ
セツサとし、他のプロセッサをスレーププロセツサとす
る。

このマスタプロセッサは金物構成上は他のプロセッサと
異なることはなく、外部の制御回路などからプロセッサ
内に設けられたマスタプ。セッサ表示をたてるなどによ
り各プロセッサＣＰのローカルメモリＬＭ上のプログラ
ム処理上区別されるものである。そして、プロセッサＣ
Ｐの障害を検出する方法としてマスタプロセッサから一
定タイミングごとにバス経由で指定のスレーブプロセッ
サに処理要求を出す。

処理要求を受けたスレーププロセツサはプロセッサ内で
特定のプログラムが走り、処理を行い、その結果をバス
経由でマスタプロセッサに送り返す。マスタプロセッサ
ではスレーブプロセッサからの応答を一定タイミング以
内に受信したことを検出してスレーブブロセッサの正常
性を確認する。また、マスタプロセッサの障害を検出す
る方法としてはスレーブプロセッサがマスタプロセツサ
から一定タイミングごとに処理要求が発せられることを
検出し、マスタプロセッサの正常性をず確認する。さら
に、スレーブブロセッサがマスタプロセッサの異常を検
出した場合には、切替回路ＥＸＣＨにマスタプロセッサ
の異常報告を出し、切替回路ＥＸＣＨがスレーブプロセ
ッサの１つを順次マスタプ。セッサに切替える。この場
合、スレーブプロセッサから異常報告を受けるとすぐマ
スタプロセッサを切替えるか、また、複数のスレーブプ
。セッサからの異常報告が予め定められた値に達したと
き、マスタプロセツサを切替えるかという２通りの方法
がある。また、マスタプロセッサの切替えとしては、切
替回路ＥＸＣＨによる自動切替えの他に、保守者による
手動切替えも可能である。このようにすると、スレーブ
プロセツサの障害をマスタプロセッサが容易に検出する
ことができ、またマスタプロセッサが障害になった場合
でも切替回路が動作して、障害のマスタプロセッサを他
のスレーブプロセッサに切替えることができ、システム
の信頼度、稼動率を向上させることができる。

なお、本発明は時分割電子交換システムのみでなく、空
間分割電子交換システムにも応用できる。

即ち通話路の方式に無関係に電子交換システムに応用で
きる。さらに、電話用の電子交換システムのみでなくデ
ータ交換システム、テレックス交換システム等マスタプ
ロセッサ制御によるシステムすべてに応用できる。

【図面の簡単な説明】

第１図はマルチプロセッサ方式の時分割電子交換システ
ムの一例を示すブロック図、第２図は本発明マルチプロ
セッサ制御システムにおける異常監視方式の一実施例を
示す構成図である。 ＣＰ，．．…プロセッサ、ＬＭ・・・・・・ローカルメ
モリ、ＥＸＣＨ・・・・・・切替回路。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １ 複数のプロセツサのうち１つをマスタとし、他のプ
   ロセツサをスレーブとする構成をとるプロセツサ群によ
   つて制御されるシステムにおいて、マスタプロセツサは
   個々のスレーブプロセツサに一定タイミングごとに信号
   を送出し、信号を受信したスレーブプロセツサはマスタ
   プロセツサに応答を返すことにより、マスタプロセツサ
   はスレーブプロセツサの正常性を監視する機能を有し、
   またスレーブプロセツサはマスタプロセツサの正常性を
   監視する機能を有し、さらにマスタプロセツサが異常の
   場合は、スレーブプロセツサのうち１つをマスタプロセ
   ツサに切替える機能を有すること、各プロセツサ間は周
   辺バスを介して接続されると共に、すべてのプロセツサ
   はマスタプロセツサ切替機能を有する装置に接続される
   構成をとることにより、障害プロセツサの早期発見およ
   び切替を行なうことを特徴とするマルチプロセツサ制御
   システムにおける異常監視方式。 ２ スレーブプロセツサの正常性監視として、マスタプ
   ロセツサが信号を送出した相手のスレーブプロセツサか
   ら応答が返つてくるかどうか監視し、一定タイミング以
   内に応答がない場合にはスレーブプロセツサを異常と判
   断する特許請求の範囲第１項記載の異常監視方式。 ３ マスタプロセツサの正常性監視として、マスタプロ
   セツサから一定タイミングで信号が送出されているかど
   うかスレーブプロセツサが監視し、信号がない場合には
   マスタプロセツサを異常と判断し切替回路にマスタプロ
   セツサの異常を報告する特許請求の範囲第１項記載の異
   常監視方式。 ４ マスタプロセツサの切替機能として、１つのスレー
   ブプロセツサからマスタプロセツサの異常の報告を切替
   回路が受けたらスレーブプロセツサのうちの１つをマス
   タプロセツサに自動的に切替える特許請求の範囲第１項
   記載の異常監視方式。 ５ マスタプロセツサの切替機能として、切替回路が複
   数のスレーブプロセツサから受けたマスタプロセツサの
   異常報告が一定の回数に達した時、スレーブプロセツサ
   のうち１つをマスタプロセツサに自動的に切替える特許
   請求の範囲第１項記載の異常監視方式。 ６ マスタプロセツサの切替機能として、保守者の判断
   によりスレーブプロセツサのうちの１つをマスタプロセ
   ツサに手動で切替える特許請求の範囲第１項記載の異常
   監視方式。