JPS60221841A - テストの容易な集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は２例えば大規模集積回路等の集積回路に含まれ
る読出し及び書込みが可能な記憶回路のテストを容易に
行なうことを可能にする集積回路に関する。

〔従来技術〕

本来、　ＲＡＭやレジスタファイル等の読出し及び書込
みが可能な記憶回路のテストは、直接、外部端子からテ
スト用データ信号、テスト用アドレス信号および書込み
信号を供給されなければ非常にむずかしい。ところが、
大規模集積回路に含まれる読出し及び書込みが可能な記
憶回路の場合はテスト用データ信号およびテスト用アド
レス信号は数段〜士数段の回路を経由して前記記憶回路
に供給されるのが普通であり、また、テスト容易化のた
めにだけ直接大規模集積回路の外部端子よシテスト用デ
ータ信号、テスト用アｒレス信号および書込み信号を供
給するには大規模集積回路の有する入出力端子数にも制
限がちシ、テストの為だけに大規模集積回路の端子を用
意することは不可能に近い。

〔発明の目的〕

本発明の目的は、読出し及び書込みが可能な記憶回路を
有する集積回路において、テスト用デ−タ信号及びテス
ト用アドレス信号を入力するだめの端子を新たに設ける
ことなく、前記記憶回路のテストを容易、に行なうこと
ができるようにしたテストの容易な集積回路を提供する
ことにある。

〔発明の構成〕

本発明によれば、書込み信号を受けると書込み可能な状
態となる読出し及び書込みが可能な記憶回路と、該記゛
憶回路にデータ信号を供給するだめのデータ供給回路と
、前記記憶回路にアドレス信号を供給するためのアドレ
ス供給回路と、外部との灰続を行なうだめの第１及び第
２の外部端子とを有する集積回路において、テストモー
ドを指示するテストモード指示信号を入力するためのテ
ストモード指示信号入力端子と、前記第１の外部端子を
、前記テストモード指示信号に応じて、テスト用データ
信号を入力するだめの端子として使用可能とする第１の
切替回路と、前記第２の外部端子を、前記テストモード
指示信号に応じて、テスト用アドレス信号を入力するた
めの端子として使用可能とする第２の切替回路と、前記
データ供給回路の出力信号と前記第１の外部端子の信号
のうち、いずれか一方の信号を前記テストモード指示信
号に応じて２選択して前記記憶回路に与える第１の選択
回路と、前記アドレス供給回路の出力信号と前記第２の
外部端子の信号のうち、いずれか一方の信号を、前記テ
ストモード指示信号に応じに前記テストモード指示信号
を与えると共に、前記第１及び第２の外部端子に前記テ
スト用データ信号及び前記テスト用アドレス信号を与え
ることにより、前記記憶回路のテストを可能としたこと
を特徴とするテストの容易な集積回路が得られる。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図を参照すると１本発明の一実施例による大規模集
積回路は書込み信号１０１を受けると書込み可能な状態
とｋる読出し及び書込みが可能力記憶回路６と、記憶回
路６にデータ信号を供給するだめのデータ供給回路２と
、記憶回路６にアドレス信号を供給するためのアドレス
供給回路４と。

外部との接続を行なうための第１及び第２の外部規模集
積回路は、テストモードを指示するテストモード指示信
号１０２を入力するためのテストモード指示信号入力端
子２１と、前記第１の外部端子２２を、テストモード指
示信号１０２に応じて。

テスト用データ信号１１０を入力するための端子として
使用可能とする第１の切替回路３１と、前記第２の外部
端子２３を、テストモード指示信号１０２に応じて、テ
スト用アドレス信号１１１を入力するための端子として
使用可能とする第２の切替回路３２と、データ供給回路
２の出力信号１０４と第１の外部端子２２の信号とのう
ち、いずれか一方の信号を、テストモード指示信号１０
２に応じて２選択して記憶回路６に与える第１の選択回
路（データ選択回路）３と、アドレス供給回路４の出力
信号１０６と第２の外部端子２３の信号とのうち、いず
れか一方の信号を、テストモード指示信号１０２に応じ
て９選択して記憶回路６テストモ一ド指示信号１０２を
与えると共に、第１及び第２の外部端子２２及び２３に
テスト用データ信号１１０及びテスト用アドレス信号１
１１を与えることによシ、記憶回路６のテストを可能と
したことを特徴とする〇 第１の切替回路３１は、出力バッファ８と入力バッファ
９とを有し、第２の切替回路３２は、出力バッファ１０
と入力バッファ１１とを有している０ 否定回路１及び論理回路群７も本実施例の大規模集積回
路に内蔵されている。

書込み信号１０１は記憶回路６に入力される。

テストモード指示信号１０２は否定回路１と、データ選
択回路３と、アドレス選択回路５と、入力バッファ９と
、入力バッファ１１とに入力される。

否定回路１の出力信号１０３はデータ選択回路３と、ア
ドレス選択回路５と、出力バッファ８と。

出力バッファ１０とに入力される。データ供給回路２の
出力信号１０４はデータ選択回路３に入力される。デー
タ選択回路３の出力信号１０５は記憶回路６に入力され
る。アドレス供給回路４の出力信号１０６はアドレス選
択回路５に入力される。

アドレス選択回路５の出力信号１０７は記憶回路６に入
力される。

論理回路群７の出力信号１０８は出力バッファ８に入力
される。論理回路群７の出力信号１０９は骨寺栴出力パ
ソファ＠−１０に入力される。テスト用データ信号１１
０は入力バッファ９に入力される。テスト用アドレス信
号１１１は入力バッファ１１に入力される。入力バッフ
ァ９の出力信号１１２はデータ選択回路３に入力される
。入カバッツア１１の出力信号１１３はアドレス選択回
路５に入力される。

通常動作においては、テストモード指示信号１０２は０
″であるので、データ供給回路２の出力信号１０４がデ
ータ選択回路３を経由して出力信号１０５にて記憶回路
６の書込みデータとして与えられ、またアドレス供給回
路４の出力信号１０６がアドレス選択回路５を経由して
出力信号１０７にて記憶回路６のアドレスとして与えら
れ。

曹込み信号１０１にて記憶回路６にデータが記憶される
。データの読出しは、記憶回路６に書込み信号１０１を
与えず、アドレス信号のみを与えることによって行なわ
れる。記憶回路６に書込み信号１０１を与えない限シ、
記憶回路６へのデータ゛の書込みは不可能である。

記憶回路６をテストする時に、この通常動作に使用され
る経路を通してデータおよびアドレスを設定してテスト
讐ることは困難である。なぜならば、テストする時は、
外部端子に値を設定して記憶回路６にデータあるいはア
ドレスを供給するが。

データ供給回路２およびアドレス供給回路４までに外部
端子から値を送出するには回路一段数が多段であるため
、途中の伝達経路を確保するために色色と制御する必要
がある。また、テストの為だけにアドレス供給端子、あ
るいはデータ供給端子を新規に設けることは大規模集積
回路の入出力端子が限られているので困難である。

それゆえ１本実施例では１本来なら、出力端子としての
み使用され、かつ記憶回路６のテスト時に関係のない第
１及び第２の外部端子２２及び２３を、双方向端子とし
て使用可能とし、さらに第１及び第２の外部端子２２及
び２３にテスト用データ信号１１０及びテスト用アドレ
ス信号１１１を入力できるようにし、テストモード指示
信号入力、端子２１のみ追加して、記憶回路６のテスト
を容易に行なえるようにした。

テストモード指示信号１０２が１＃となると。

否定回路１の出力信号１０４が“０″となる。テストモ
ードになると、入力バッファ９および入力バッファ１１
がアクティブとなシ、テスト用データ信号１１０および
テスト用アドレス信号１１１が信号１１２および信号１
１３となって、それぞれ記憶回路６のデータおよびアド
レスとして供給される。データは、データ選択回路３を
経由して出力信号１０５として記憶回路６に供給され、
また、アドレスはアドレス選択回路５を経由して出力信
号１０７として記憶回路６に供給される。その時、書込
み信号１０１がアクティブとなると記憶回路６にデータ
が書込まれ記憶される。読出し動作時には、記憶回路６
にテスト用アドレス信号１１１のみを供給することによ
って、そのアドレスのデータが記憶回路出力信号１１４
として読出される。

このようにテストモード指示信号１０２の入力端子２１
を追加し２本来、出力端子として使用され、かつ記憶回
路６のテスト時に関係のない第１及び第２の端子２２及
び２３を、それぞれテスト用データ信号１１０及びテス
ト用アドレス信号１１１を入力するだめの端子として使
用可能とすることによシ、記憶回路６のテストを容易に
行なうことが可能となシ、大規模集積回路全体のテスト
を容易にして細部にわたってテストされた結果をもって
良否の判定を可能にすることができ、大規模集積回路の
信頼性の向上につながる。

以下余白 〔発明の効果〕 本発明には以上説明したように、集積回路に内蔵された
読出し及び書込みが可能な記憶回路のテストのためのテ
スト用データ信号及びテスト用アドレス信号を入力する
ための外部端子を新たに設けることなく、前記記憶回路
のテストを容易に行なうことができるという効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例による大規模集積回路のブロ
ック図である。 １・・・否定回路、２・・・データ供給回路、３・・・
データ選択回路（第１の選択回路）、４・・・アドレス
供給回路、５・・・アドレス選択回路（第２の選択回路
）。 ６・・・読出し及び書込みが可能な記憶回路、７・・・
論理回路群、８・・・出力バッファ、９・・・入力／？
ツソフ。

Claims (1)

1. 【特許請求の範囲】 １、　書込み信号を受けると書込み可能な状態となる読
   出し及び書込みが可能な記憶回路と、該記憶回路にデー
   タ信号を供給するだめのデータ供給回路と、前記記憶回
   路にアドレス信号を供給するだめのアドレス供給回路と
   、外部との接続を行なうための第１及び第２の外部端子
   とを有する集積回路において、テストモードを指示する
   テストそ−ド指示信号を入力するだめのテストモード指
   示信号入力端子と、前記第１の外部端子を、前記テスト
   そ−ド指示信号に応じて、テスト用データ信号を入力す
   るだめの端子として使用可能とする第１の切替回路と、
   前記第２の外部端子を、前記テストモード指示信号に応
   じて、テスト用アドレス信号を入力するための端子とし
   て使用可能とする第２の切替回路と、前記データ供給回
   路の出力信号と前記第１の外部端子の信号とのうち、い
   ずれか一方の信号を、前記テストモード指示信号に応じ
   て２選択して前記記憶回路に与える第１の選択回路と、
   前記アドレス供給回路の出力信号と前記第２の外部端子
   の信号とのうち、いずれか一方の信号を、前記テストモ
   ード指示信号に応じて２選テストモード指示信号を与え
   ると共に、前記第１及び第２の外部端子に前記テスト用
   データ信号及び前記テスト用アドレス信号を与えること
   によシ。 前記記憶回路のテストを可能としたことを特徴とするテ
   ストの容易な集積回路。