JPS60213131A - デジタル通信システムのエラ−検出及び補正のためのパリテイ及びシンドロ−ム発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、デジタル通信のエラー検出および補正に関し
、詳しくはこのようなエラー検出におけるハリティおよ
びシンドローム信号の発生コードあるいはこの種コード
のコーセット、特に循環コードとりわけリード　ソロモ
ン　コードを使用する多チャンネル　デジタ・ル通信シ
ステムにおけるエラー検出のためのパリティおよびシン
ドロームの発生に関する。

本発明は、ガロア　フィールド（Ｇａｌｏｌｓ　ｆ量ｅ
−１ｄ）コｙヒュータニ関スるバールカンブ（、Ｂｅｒ
ｌｅ−ｋａｍｐ）の米国特許第４，１６２，４８０号、
１９７９年７月２４日に一般的に記載されているような
エラー補正システムにおけるパリティおよびシンドロー
ム発生に対してとくに利用できる。この参照文献の一部
をある程度本明書で繰返し、残りの部分を参考としてこ
こに言及しておく。この種エラー補正システムは直列バ
イト　データブロックとして符号化されたデータに対し
て備えられていた。本発明は、高速記録用マルチトラッ
ク記録器に並列バイト−直列ビット形式で記録されたデ
ータを対象としている。

〔発明の背景〕

テープレコーダをも含む通信チャネルを介して伝達され
る情報は、一般に、原情報信号と雑音成分の組合せとし
て受信される。システムのＳ／Ｎ比が大きければ情報内
容の同一性はほぼ完全に保持される。従って、適切なハ
ードウェアの設計および製作を緻密にすることによって
、エラーなし伝送の可能性を理論的にはチャネル自体の
有する制限まで増大させることができる。

固有のチャネル制限の影響を最小化するため、帯域幅と
情報伝達速度間の妥協が終局的に要求される種々の技術
が用いられている。チャネルの帯域幅、情報速度および
送受信装量の複雑さの程度に対して課された種々の制限
がエラー率の可能性に寄与している。これらの技術のう
ちで冗長は共通の要素であるが、単なる反復は伝送速度
に重大な犠牲を払う。たとえば、単一の反復は情報速度
を５０チ減少させ、第２の反復（多数論理の適用）は情
報速度を６６に％減少させる。通信内容の同一性を確保
する他の手段Ｊ＋　丁う−小恰出　待魯恒澗も？ｒ（城
奮ル蕾俵とする巧妙な符号化技術を使用している。これ
ら符号化技術に要望されることは、速い情報速度と伝達
されるデータの所与のコードワード内の複数のエラーを
補正する能力とで・ある。

これに関連して、ｎ要素のコードワードは、Ｋ要素より
成る原データの要素に対して符号化操作を実行して、Ｋ
情報要素とｎ−にチェック要素を有した情報の符号化ワ
ード（Ｉコードワード　）としてつくられている。ｎ−
にチェック要素の形式を有した符号化冗長は復号化操作
において利用され、ある制限下でコードワード（全ての
情報とチェック要素を含む）のエラーを検出および補正
するかもしくはよシ大きな制限下で単にエラーを検出す
る。

異なった数学的特性を有する多くのこのようなコードが
研究され、かつ数学的に有効な符号化および復号化操作
が考案されたが、それに付随する有用性を有して実施を
行うには特殊目的用のコンピュータが必要である。たと
えば、ある種のコードは、コードワードの各情報要素が
ガロア　フィールドの要素と関連してつくられている。

極めて簡潔に述べれば、ガロア　フィールドはフィール
ド発生器で定義される有限フィールドであって、このフ
ィールドの要素は、素数サブ　フィールドの係数を有し
た特定の原始フィールド要素としての多項式として表わ
される。この係数が最重要係数を先頭とする直列形式で
表わされるとすると、２　を遅延オペレータとする２の
多項式としてこれらフィールド要素を考えることもでき
る。

符号化は原データ要素に冗長要素を加えることによって
なされ、結果としてのコードワードが所定のパリティ　
チェックを満足させるようにしている。所定の各パリテ
ィ　チェックはコードワードの要素の重みづけ合計とし
て形成される。所定の各パリティ　チェックの復号化結
果を一般にシンドロームと称している。リニアコードに
エラーが存在しないと、すべてのシンドロームは零であ
る。このことは、各パリティチェックを形成する要素の
重みづけ合計が零であることを意味し、エラーの存在は
非零シンドロームによって認識される。リニア　コード
のコーセット　コードにエラーがない場合、すべてのシ
ンドロームは所定のある非零値を有し、エラーの存在は
この非零値から離れることによって認識される。リード
　ソロモン　コード等の循環コードはリニア　コードの
サブセットである。循環コードワードの要素はコードワ
ード多項式の係数と関連づけることができる。パリティ
　チェックの形成は、コードのコード発生器多項式によ
ってコードワード多項式を除算した剰余をとることと等
価にできる。エラーの位置決めおよびエラー情報要素の
真の値は、ガロア　フィールドで定義されるある多項式
を構成し、これら多項式の二乗状を見つけることによっ
て決定できる。従って、エンコーダおよびデコーダはガ
ロア　フィールド算術を行う能力があることが要求され
る。

符号化および復号化のために、すなわち、パリティおよ
びシンドローム　バイト発生のために同じパリティ　チ
ェック回路が使用できる。

符号化において、データはデータ　ブロックとして得ら
れ、データ多項式と称せるものの係数と関連づけること
ができる。パリティ　チェックの形成は、コードワード
の場合と同様に、データ多項式自体がコード発生器多項
式で割りきれるか否かを決定することによって実行でき
る。

もし割りきれなければ、剰余をデータ多項式に加算して
コードワード多項式を形成する。従って、パリティ　バ
イトあるいはシンドロームバイトにかかわらず、この剰
余はパリティ　チェックと称することができる。同様の
理由で“データ　ブロック　ビット　という言葉は、そ
の時に応じてデータ多項式あるいはコードワード多項式
のいずれかの係数に対応するビットを称する。

ポース（Ｂｏｓｅ）、ショードーリ（Ｏｈａｕｄｈｕｒ
　ｉ　）およびホーケンヘム（Ｈｏｃｑｕｅｎｈｅｍ）
によって別々に開示されたエラー補正コードのうち特定
のこの種コード（ＢＨＯコードと称される）は、複数の
エラー補正が可能である。この種コードの特別の場合が
リード　ソロモン（Ｒ８）コードであって、本発明をそ
れに関連して説明する。

上記バールカンプ特許は、非２進のＢＯＨコード一般に
適用可能でかつ特にＲＳコードに適用可能な符号化理論
の特徴の論評を含んでいる。

一般的な文献として、バールカンプの代数的符号化理論
（ＭｃＧｒａｗ−Ｈｉｌｌ、　１９６８　）がすすめら
れる。２進化を実施する際に、このようなコードは３つ
の主たる正整数のパラメータｎ、ｍおよびｔを有すると
みなすことができる。ここでｎは符号化情報のワードの
ｍビット文字の全長で、ｎ＝２”−１であゝす、ｔはコ
ードのエラー補正能力である。２ｔより大きい冗長文字
またはチェック文字を仮定すると、このようなコードワ
ードは、符号化情報のコードワード内のｔまたはそれよ
り少ない独立したエラーのいずれをも検出および補正し
、あるいは、２ｔまたはそれより少ない独立した削除箇
所のいずれをも補正するのに充分な冗長情報を与えるこ
とが可能である。削除箇所は受けたコードワード内の既
知の位置の工２−として規定されうる。

代数的有限フィールドの特性は簡単にまとめることがで
きる。本発明のために、零要素０および単位要素１を含
む一連の要素としてフィールドが略式に定められ、この
フィールドに対して加算、乗算および除算の演算が規定
されている。加算および乗算は関連的、交換的で、乗算
は加算に対して分配的である。フィールドのどの要素も
特異表負値を有し、与えられた要素自体と加算されるそ
の与えられた要素の負値はＯを与える。更に、どの非零
要素も特異な逆数を有し、その要素と逆数との積は単位
要素１を与える。フィールドを構成する要素は２進、３
進または８進数の記号表示として考えられうる。

本発明の説明は２進数のフィールドに関連して最も良く
理解されるであろう。

一般的々有限フィールドはガロア　フィールドと呼ばれ
てお９．２つのパラメータによって特定される。即ち、
素数Ｐと整数ｍであシ、それによｊ９ＧＦ（ｐｍ）はｐ
ｍ要素を有する特異な有限フィールド（次数ｐｍのガロ
ア　フィールド）を説明する。このようなフィールドに
おいて、フィールドを構成する要素間の全ての演算は再
度フィールドの要素となる結果を与える。

例えば、有限フィールドＯＦ　（２）の要素についてな
される加算の演算は“キャリー（けた上げ）Ｉを許さな
い関係に従ってモジュロ２と定められる。従って、２進
加算のテーブルは０＋１＝１十〇＝１および０＋０＝１
＋１＝Ｏとなる。算術的にはこれは　キャリーなし　加
算であり、往々半加算及びよシ普通には排他的０Ｒ（Ｘ
ＯＲ）と呼ばれている。キャリーがないということは有
限フィールドに対する和の大きさを制限することは明ら
かである。

文献の代数学的符号化理論の第１０章により詳細に述べ
られているリード　ンロモン　コード及びその符号化の
数学的根拠は次の通りである。

α５をＧＦ（２ｍ）の原始要素とする。コード発生器多
項式は次式によって規定される。

ここです、　ｄ、　ｆ及びｉは整数であり、ｄはコード
の設計距離である。コードワードはｇ　（ｘ）の乗数で
あるｎよりも低次のすべての多項式より成る。

０（ｘ）を伝送されるコードワードとすれば、となる。

チャネル　ノイズがこのコードワードに加われば、エラ
ー　パターンＦｆ　（ｘ）及び受けたワードＲ（ｘ）は
次のようになる。

受けたコードワードは、次の多項式除算の余りをその出
力として生じるリ　エンコーダ（シンドローム発生器と
しても知られている）を通してもよい。

Ｓ　（ｘ）　＝余り（Ｒ（ｘ）／　ｇ（ｘ））　＝余り
ＣＢ（ｘ）／　ｇ（ｘ）：）これから次式によって定め
られる加重された累乗和対称関数が与えられる。

丸＝＝Ｓ（αｉｂ）　＝　Ｂ　（α１５）これからエラ
ーの位置および性質が与えられ、Ｂｅｒ　１　ｅｋａｍ
ｐ特許にすべて記載されたような適切な補正がなされる
。

このようなエラー補正を行うためには、原データをコー
ドワードに符号化して受けたコードワードのエラーを特
定することが必要である。

これは、ソース　データのノ（イトに）くリテイパイト
を加えであるノ（リテイ　チェックを満足するコードワ
ードをつ＜シ、かつ１．シンドロームとして回復された
コードワードがそのようなパリティ　チェックから離れ
ていることを特定することによってなされる。これがマ
ルチ　トラック記録器に記録された並列バイト・直列ビ
ット　データになされる本発明の機能である。

現実に構成された特定の実施例は、入手可能な１４チヤ
ネル　デジタル　テープレコーダに対してである。

本発明は上述の代数的有限フィールドの特性を利用して
いる。即ち、加算および乗算は関連的、交換的で、乗算
は加算に対して分配的である。このことは、データ及び
コードワードの多項式の各係数が余りをつくるのに個別
に除算され、次にこの余りが各々加算されて全多項式の
除算の余りを形成することを可能としている。

このような特性は従来技術においても利用されている。

従来、データ及びコードワードは、最重要バイト及びビ
ットを先頭にした直列バイト・並列ビットとして表わさ
れていた。すかわち、０ｎ−１がビット次数の先頭に置
かれ、次にＣ１１−２から０゜まで置かれている。シフ
ト　レジスタの各係数のビットを積算し、次に適切なガ
ロア　フィールドのコード発生器多項式で各係数を除算
し、そして各係数に関して余りを適切に結合することに
よってブロック　パリティチェックをつくることはよく
知られている。このように従来のシステムは直列バイト
・並列ビットのデータに作用していた。

〔発明の概要〕

本発明は、並列バイト・直列ビットとして与えられるデ
ータに対して同様なガロア　フィールドの算術的特性を
利用する。ガロア　フィールドの特性は、同様の理由に
よって各係数が一時に１ビツトづ＼演算されることを可
能とし、第１ビツトの部分パリティ　チェックはＺによ
ってｍ−１回演算され、さらに次のビットはｍ−２回演
算され順次最終ビットまで演算される。

ここで、ｚｈガロア　フィールドの遅延オペレータｚ−
１の逆数である。次に、これら部分パリティ　チェック
が結合されｍビットのブロックパリティ　チェックを形
成する。本発明によれば、（コードワードを含む）デー
タ　ブロック多項式は、並列バイト・直列ビットのデー
タブロック多項式の係数を用いてコード発生器多項式に
よって除算される。通常最重要ビットである第１ビツト
は、部分パリティ　チェックと称しうる余りをつくるの
に、コード発生器多項式による除算が行なわれるガロア
　フィールドにおいて被除数として用いられている。余
シはＰｍ１が乗算される。後続するビットは、同様に除
算および乗算されて全ビットに対する各々の余り（部分
パリティ　チェック）をつくる。

これらはすべて加算されて、ブロック　パリティ　チェ
ックすなわちパリティ　バイトあるいはシンドロームと
して全体余シをつくる。各ビットに対して同一のコード
発生器多項式の除算が行われ回路を簡素化している。そ
して全体余りは、ｍクロック　サイクルの後、すなわち
全ｍビットが入力されかつ演算された後に得られる。こ
れは従来と比較してよシ高速でありかつ従来と異なって
いる。上述した従来のシステムにおいては、並列ビット
・直列バイトの信号は一時に１バイト毎演算され、ｎク
ロック　サイクルを要し、従ってよシ畏い処理時間を要
する。

例えばマルチトラック　テープレコーダのような場合に
は、並列バイト・直列ビット形式で伝達し記録すること
が有利である。なぜなら、異なるチャネル間のバイト　
エラーはしばしば相互に独立しており、従って、コード
の特定が改善される。例えば第３図に示すような従来シ
ステムに要求されたフォーマット変換を排除するので、
本発明は上述の応用に用いて特に好適である。パリティ
及びシンドロームの発生に対しては実質的に同一のシス
テム及び方法が利用される。

従って本発明の重要な特徴は、リニアコードあるいはそ
のコーセットを使用する多チャンネル　デジタル　デー
タ通信におけるエラーの検出用およびまたは補正用ブロ
ック　パリティチェックを発生するパリティおよびまた
はシンドローム発生装置を提供することである。データ
及びパリティ　バイトはｎＸｍビット　データ　ブロッ
クにデジタル的に符号化され、重要度順に直列なｍビッ
トのｎ並列バイトであって、ガロア　フィールドＧＦ（
２ｍ）の各々のバイトで表示されるｎ要素を有した形式
として各コードワードが形成されている。このガロア　
フィールドは、ｚｏからｚｆｆｌの２の整数累乗のｍ次
フィールド発生器多項式によって定義され、ここでＺは
ガロア　フィールドの遅延オペレータ１ ２　の逆数である。同一重要度の並列バイトデータ　ブ
ロック　ビットに対して作動する第１の回路は、各コー
ドワードのｎ要素の各要素における該同一重要度ビット
に対する、各バイトｍビットの第１部分パリティ　チェ
ックをつくる。第２の回路は、ガロア　フィールドにお
いてコードワードの全要素に対して全第１部分パリティ
　チェックを加算して、各パイ）ｍビットの第２部分　
パリティ　チェックをつくる。

第３の回路は、複数個のｍビット　レジスタの各々のビ
ット内容とガロア　フィールドの遅延オペレータとを乗
算して各ｍビット積をつくりそしてこれらｍビット積と
第２部分パリティチェックとを加算して、各バイトｍビ
ットの第３部分パリティ　チェックを形成する。クロッ
クは、重要度順にデータ　ブロック　ビットを第１の回
路に対して並列バイトとして同期クロックし、第３部分
パリティ　チェックをｍビット　レジスタに対してクロ
ックし、そしてｍビット後にｍビット　レジスタをクリ
アするクロック　パルスを供給する。

もうひとつの特徴は、リード　ソロモンあるいは他の循
環コードを使用するマルチ　トラック　デジタル記録器
で記録されたデータのエラー補正用であって並列バイト
・直列ビットのデータブロックを演算する上述の発生器
を提供することである。本発明の他の特徴、目的および
利点は、とくに添付図面と関連して以下の詳細な説明か
ら明らかとなろう。

〔詳細な説明〕

ここで説明する特定の実施例において、ガロア　フィー
ルドはＧＦ（２）、すなわちＧ　Ｆ　（１６１である。

この特定ガロア　フィールドは次式のフィールド発生器
によって生成されたものである。

ＧＦ（Ｚ）　＝　ｔ　＋　ｚ　＋　１ ここで原始要素は α＝　Ｏｚ　＋Ｏｚ　＋１ｚ　＋Ｏｚ である。従ってガロア算術はモジュロＺ＋！＋１である
。この結果、ガロア　フィールドには零である００００
を含めて１５の数があシ、すべて、次に示される形式の
３次多項式で記述できる０から１４のαの累乗である。

ＦＢ　ｚ”＋　Ｆｌ　ｚ”＋　ＰＨｚ’＋ＰＯ２゜ここ
で係数は第１表に示されるようにすべて二進数の０か１
である。

第１表 ｚｍ　、ａ　、ｔ　ｚ（１ α＝ＯＯ０１ α”＝００１０ α”＝Ｄ１（１０ α３＝　１　０　０　０ α＝Ｑ　ｏ　１　１ α’＝　０１１０ α’＝１１００ α’＝１０１１ α’＝０１０１ α’＝１０１０ α１０＝　０　１　１　１ α”＝　１　１　１　０ α＝１　１　１　１ α”＝　１．　１　０　１ α＝１’００１ サイクルは両方向に繰返される。すなわち、夕多項式、
フードワード多項式及びコード発生器多項式のすべての
係数は、従って、ガロアフィールドであって原始数αの
累乗である。

特定コード発生器多項式〇　（ｘ）は Ｇ（ｘ）＝　（Ｘ＋（Ｅ”）（Ｘ＋（！１リ　；Ｘデ＋
α１４ｘ＋１である。

記録モードにおいて、本発明は、Ｘの１４次多項式（係
数Ｃ１と０゜は０に等しい）の形式で並列バイト・直列
ビットとして入力されるデータのブロックを、 ５（Ｘ）＝ＳＩＸ＋ＳＯ の形式の余りＳ　（ｘ）として得るためにコード発生器
で除算するシステムを備える。ここで、Ｓ、およびＳａ
は Ｆｌ　ｚ”　＋　Ｆｌ　ｚｔ＋　Ｆｌ　ｚ”　＋　Ｆ６
　ｚ’の形式のガロア　フィールドでの係数である。

へおよびＳｏは４ビツト形式のパリティ　バイトＰｌお
よびＰｏであって、もしデータブロックに加算されると
、コード発生器によってちょうど割りきれるコードワー
ド多項式である。次にコードワードは１３個のゲータ　
バイトと２個のパリティ　バイトを有した１５個の４ビ
ツト　バイトの並列バイト・直列ビットとして記録でき
る。（１４トラツク記録器の特定の例においては係数０
，４から０．のひとつはＯである。）再生モードにおい
て、本発明は、再生コードワードをコード発生器によっ
て除算するシステムを備える。ここで、余りＳ　（ｘ）
もまたＳ　（ｘ）＝　Ｓ１ｘ　＋　８゜ の形式であって、リード　ソロモン符号化システムの制
限内においてエラーを特定し補正もできる情報を含んだ
信号であるシンドロームをｍ成している。本発明は一般
にバールカンプによって説明されているような方法で行
なえる補正を対象としていない。

ガロア　フィールドの演算は、もし適切なガロア　フィ
ールドが与えられる彦らば簡単に行なえる。フィールド
発生器として Ｇｐ（ｚ）　＝　ｚ’＋　ｚ　＋　１ を有したガロア　フィールドＧ　Ｆ　（ＩＱにおいて、
２の乗算は、単一の排他的ＯＲゲート１０を利用、こ第
１図に示される乗算回路８によって実行できる。このこ
とは一般の代数によって示すことができる。フィールド
のどの数Ｇ　（ｚ）も２からｚ１７１−１の累乗によっ
て特定できる。ｍ＝４において、 Ｇ（ｚ）＝　Ｆ、ｚ”　＋　Ｆ、　ｚ”　＋　Ｆ、　ｚ
’　＋　ＦＩ、ｚ’ここで係数は２進数の１あるいは０
である。２を掛けることによって次式を得る。

Ｇ（ｚ）ｚ、＝Ｒｚ’十Ｆｌ　ｚ’十Ｆ１　ｚ”十Ｆｏ
　ｚ”モジュロｚ’＋ｚ−＋ｌの還元によって次式を得
るＧ（ｚ）ｚ　＝ｐ、　ｚ”−）−Ｆｌ　ｚ”＋　ＣＦ
、＋Ｆ０）　Ｚｌ十Ｆ、　ｚｏこの機能は第１図の乗算
回路８によって実行される。ここで、最重要ピッ）　（
ＭＳＢ）から最小重要ビット（Ｌ８Ｂ）の順である入力
レジスタ１２の入力ビツトＦ、、　Ｆ、、　Ｆ、、　Ｆ
ｏは、排他的ＯＲゲート１０および図示のワイヤード接
続によって出力レジスタ１４において出力ビットＦ！。

ｐｌ、　ＣＦ＄＋ＦＯ）およびＦｌに変換される。

同様に、α−１と同じであるα　の乗算は、第２図に示
す乗算回路１６によって行える。この乗算回路１６は入
出力のｍビット　レジスタ１８及び２０を図示のように
接続した単一の排他的ＯＲゲート１０を利用している。

リード　ンロモ／符号化及びエラー補正用のパリティ及
びシンドローム発生を行う公知の回路は第３図に示され
ている。この回路は直列バイト・並列ビットとして受け
たデータ（すなわちコードワード）に対して作動する。

バイトは第１のｍビット　レジスタ２２に直列にクロッ
クされ、そして第２のｍビット　レジスタ２４にクロッ
クされる。第２レジスタ２４の出力は第ルジスタ２２に
クロック　パックされ入力バイトに加算される。第２レ
ジスタの出力から入力への帰還は第２図の乗算回路１６
を含み、α”の乗ｓｔ前述のガロア　フィールドに与え
る。パリティ発生そ−ドにおけるリード　ソロモン　コ
ードＲ８（１ｓ、　１３）の場合には、データの１６個
のバイトがクロックされつぎに２個の零バイトがクロッ
クされた後に、第ルジスタ２２はパリティ　バイ）Ｓ。

（Ｐｏ）を含み第２レジスタ２４はパリティ　バイトＳ
□（Ｐｌ）を含む。

シンドローム発生モードにおいて、コードワードの１５
個のバイトはクロックされ、シンドローム　バイ）　も
、　ｓ、を各々第１及び第２レジスタ２２．２４に残す
。パリティ及びシンドロームバイトの発生はこのように
ｎ　（１！９ビツト　サイクルを要する。

第４図に示されるものは、記録モードで特に１４トラツ
クの記録器であるマルチ　トラックデジタル型記録器２
８に並列バイトデータを記録するための、本発明による
、パリティ／シンドローム発生器２６を有した並列バイ
ト・直列ビットのリード　ソロモン　エンコーダヲ示ス
。

リード　ソロモンＲ８（１５，１５）コードの容量であ
る１５チヤネルが示されている。１４トラツク記録器と
適合させるために、１本のチャネルはガロア　フィール
ドにおいてすべて零を含まなければカらない。データ源
３０からのデータは、並列バイト・直列ビットの形式で
、データとの同期に供用される入力ラッチ３２にクロッ
クされる。このデータは、次に、パリティ／シンドロー
ム発生器２６にクロックされ、同時にデータ遅延回路３
４にクロックされる。パリティ／シンドローム発生器２
６は入力データのブロックに対して作動し、ｍ（４）ク
ロック　サイクルで発生器２６のパリティ出力にパリテ
ィバイトｈおよびＰｏを出力する。これらパリティ信号
は各々の並列・直列コンバータ３６および３８に印加さ
れて、各々のバイ）ＲおよびＰｏが直列ビット形式に変
換される。クロック　パルスはデータ遅延回路３４の遅
延をコンバータ３６および３８からのパリティ　ビット
と同期させ、もって各データ　ブロックのデータ　ビッ
トに対してパリティ　ビットの同期をとる。

データおよびパリティ　ビットは、ゲート回路４０を介
して出力ラッチに印加されて記録器２８に同期をとりな
がらクロックされる。

再生モードにおいて、記録器２８はバールヵンプの原理
に従いエラー補正システムを備えている。乙のシステム
は第５図に示されている。

コードワードの１４バイトは並列バイト・直列ビットと
して入力ラッチ３２にクロックされる。

コードワードはパリティ／シンドローム　レジスタ２６
にクロックされ、同時にデータ遅延回路３４にもクロッ
クされる。パリティ／シンドローム発生器２６はコード
ワードに対して作動してシンドローム　バイトへおよび
Ｓｏを生成する。これらシンドローム　バイトハ、バー
ルヵンプによって述べられたリード　ソロモン原理によ
れば、エラーの性質および位置を指示する情報を含んで
いる。１コードワード当り１個以上の誤シ係数がないと
すれば、すべてのエラーは補正できる。シンドローム　
バイトハ、バールカンプ原理に従ってプログラムされた
２５６×８のエラー補正ＦＲＯＭ　４４に印加されて、
並列・直列コンバータ４６に並列に印加される４ビツト
　エラー値信号とデマルチプレクサ４８に印加される４
ビツト　エラー位置信号とを与える。どのビットがエラ
ーであるかを指示するエラー値信号は直列にデマルチプ
レクサ４８に印加され、このデマルチプレクサ４８は、
エラー位置信号によってエラーを含むとして同定された
特定のバイト　ラインに対して、適切な同期をとって各
エラー値ビットを出力するように作動する。エラー値ビ
ットは、各々の排他的ＯＲゲー）５０によるゲート回路
４ｏによってバイト（データあるいはパリティ）に加算
される。ビットは２進値であるので、エラーは二値符号
の誤ったビットのみを有することができる。

このため、排他的ＯＲゲー）５０でのキヤＩＪ　＋表し
加算によってエラー値１ビツトを加えると、二値符号を
変化させてエラーを補正する。２個のシンドロームバイ
トａおよび八を用いて１個だけのバイト位置が一義的に
同定でき、このバイト内のどのエラーをも同定して補正
することができる。補正されたバイトは並列バイト・直
列ビットとして出力ラッチ４２にクロックされる。次に
データ　バイトはデータ供給もしくは利用回路５２に移
され、ここでデータの処理ができる。

第６図に示されるものは、第４図のエンコーダ・レコー
ダ及び第５図の再生デコーダ・エラー補正器に適用され
る本発明のパリティ／シンドローム発生器２６の好まし
い形式である。特定のニジー補正システムを１４トラツ
ク記録器２Ｂ用に設計したので、このシステムは（１５
゜１３）リード　ソロモンコード用として設計されてい
る。このコードにおいては、デー′夕流は１５バイトの
コードワードよシ成シ、そのうちの２バイトはパリティ
　バイトである。ここでｎ＝２ｍ−ｔ＝＋１５．ｍ＝４
である。このようなコードにおいて、コードワードは４
ビツト　バイトの多項式の形式をとり、 ０　（ｘ）　＝　０１４　ｘ”十〇ＩＩＸ”　・−四−
＋　０１　ｘ’　＋　０６の形式となる。各コードワー
ドはコード発生器の乗数である。すなわち、各コードワ
ードはコード発生器できつちシと割りきれ余りが零とな
る。コード発生器自体は次の形式の２次多項式である。

ｇ　（Ｘ）＝　ｇｘ　Ｘ”　十ｇＩｘ１＋　ｇ。

さらにこれは２個の要因の積である。

ｇ（ｘ）＝（ｘ＋α３）（ｘ十αｂ） ここでａおよびｂは整数である。

バールカンプ特許に記載された多項式除算およびガロア
　フィールド乗算が使用される。ここで使用される特定
のガロア　フィールドは、これまで説明しかつガロア　
フィールド発生器ｇ（ｚ）＝　ｚ’十ｚ　＋　１ で示されるものである。ここで使用される特定のコード
発生器多項式は上述したようにｇ（ｘ）＝　（Ｘ−Ｈ”
）　（ｘ−Ｈ’５）＝ｘ”＋α１４ｘ＋１である。

上述したように本発明は、一時に１バイトでは々く一時
にその１ビツトに対して作動させるために、ガロア　フ
ィールド算術の特性を利用している。たとえば、コード
ワードの各係数はガロア　フィールドのαの累乗である
。さらに、各α累乗は４つの部分の合計としてあられせ
る。

すなわち、最重要のものはα３または０、次のものはα
２または０、第３番目のものはαｌまたは０、そして最
小重要のものはαｏｌたは０である。全体のコードワー
ドは次に４つの部分に区分される。すなわち、２進化係
数ｚ３を有した第１の部分、２進化係数ｚ１を有した第
２の部分、２進化係数２１を有した第３の部分セして２
進化係数ｚＯを有した第４の部分である。これら各部分
はコード発生器多項式によって除算され、その結果であ
る４個の余りはガロア　フィールドで加算されて、全コ
ードワードを一時に除算して決定される余りと同一の余
夛が得られる。この余りはブロックのパリティ　チェッ
ク（パリティまたはシンドローム）であり、以下説明す
るように回路の簡素化を可能とする。

まず、最小重要ビット自体をとり、αＱＸ１４　をコー
ド発生器多項式で割夛多項式除算を行い、余シのαＯｘ
＋α１４を得る。αＯは Ｏｘ”　＋　Ｏｚ”　＋　Ｏｚ”　＋　１ｚ’と等価で
ある。このことは、ｘ１４の係数の最小重要ビットが１
であると、ｘ２＋α”ｘ　＋１の除算による余りはＳ、
＝ＯＯ０１および５０＝１００１である。この余りは第
１の部分パリティ　チェック（パリティまたはシンドロ
ーム）とみなせる。係数０１４のバイトを運んでいるラ
インを適切な４ビツト　レジスタ５６．５８に結線する
ことによって、ラッチ５２の相応する出力ラインに１ビ
ツトが出現すると、適切な第１の部分ノ（リテイ　チェ
ックがレジスタに入力される。０ビツトが出現するとき
は余シがない。各係数に対する同様の除算は必要とする
結線を特定し、各々の結線が各排他的ＯＲゲート６２を
介し各レジスタ５６．５８の入力に対して行われるアレ
ー６０として構成できる。排他的ＯＲゲート６２は入力
信号（第１部分パリティ　チェック）モジュロ２をキャ
リーなし加算し、最小重要ビットの部分余シすなわち第
２部分パリティ　チェックを与える。

α１係数を有した多項式による同様な多項式除算を行い
、次の重要ビットの異なったアレー及び部分余り（第１
部分パリティ　チェック）をつくりだし、さらにα怠お
よびα３係数に対しても同様に行うことが可能である。

１個の第１部分パリティ　チェックをつぎに合計して所
望のブロック　パリティ　チェック８１　ｘ　＋　８６
をつくることができる。本発明は、このような除算およ
び加算を単一のアレーで行う簡単な回路を提供する。こ
のことは、α３＝αｏｚｇ、α２；α０ｚ８及びα１＝
αｏｚｔであること並びにビットが最重要ビットを最初
に重要度の順にクロックされることを利用している。各
クロック期間はビット間の時間であり、ｚ−１はガロア
　フィールドのビットに対する遅延オペレータである。

従って、もし係数の被除数をｚｓで乗算すると、余シは
同じｚｓで乗算される。もし最重要ビットがアレー６０
に並列に印加されると、余りはｚｓで乗算でき、ｚ３係
数を有した多項式がコード発生器で除算された場合に得
られたであろう余シ（第２部分パリティ　チェック）と
なる。

第１図の回路は、そのような乗算に使用でき、そしてこ
のような回路は第５図に示すようにレジスタ５６．５８
のＱ出力を各々の排他的ＯＲゲート６２に帰還結続する
ことによシ、すなわち、ｚｏ位の出力を２１位に帰還し
、２１位の出力を２２位に帰還し、が位の出力を２８位
に帰還し、２３位の出力をｚｏ位と２１位の両方に帰還
することによって、与えられる。従って、レジスタ５４
５８がクリアされ最重要ビットがアレー６０に並列に印
加されると、部分余り（第１部分）（リテイ　チェック
）が最重要ビットのｎ個各々に対してつくられる。そし
てこれら第１部分／＜１ノテイ　チェックは排他的ＯＲ
ゲート６２によって加算され第２部分ノくリテイ　チェ
ックを形成する。次に、アレー６０にもう信号が印加さ
れないとすると、レジスタ５へ　５８の各クロック動作
はレジスタの内容を２で乗算する。従ってレジスタのク
ロック３回動作はｚｓの乗算である。

すなわち、３クロツク　ノくルスの後、レジスタ５４５
８は最重要ビットの合計部公金９（修飾第２部分パリテ
ィ　チェック）を含んでいる。

同様に、ｚ２ビットがレジスタ５４５Ｂに入力されると
、２個のクロック　ノくルスはｚ２ビットの適切な合計
部公金シ（修飾第２部分）ぼりティチェック）を与える
。もしｚ１ビットがレジスタ５４５Ｂに入力されると、
１個のクロック　ノ（ルスは２１ビツトの適切な合計部
公金＃）（修飾第２部分）くリテイ　チェック）を与え
る。ｚＯビットの直接入力は適切表合計余シ（第２部分
）（リテイ　チェック）を与える。ガロア　フィールド
算術の上述の特性の故に、種々の・演算が重過てきる。

すなわち、レジスタ５６．５８がクリアされた後、最重
要ビット（ｚｓ）をアレー６０にクロックしてレジスタ
５４５Ｂに部分余りビット（第２部分パリティ　チェッ
ク）を与えることができる。次のクロック　パルスにお
いて、この部分余りは２で乗算され、ｚｌビット入力に
よる部分余り（第２部分パリティ　チェック）と加算さ
れる。次のクロック　ノ（ルスにおいて、この結合され
た部分余りは２で乗算され、ｚｌビット入力による部分
余り（第２部分パリティチェック）と加算される。次の
クロック　ノくルスにおいて、この結合された部分余り
は２で乗算すれ、ｚＯビット入力による部分余り　（第
２部分パリティ　チェック）と加算される。このように
、第１ビツト（ｚ３ビット）に対する合計余り（第２部
分パリティ　チェック）はｚｓで乗算され、第２ピツ）
（ｚ”ビット）に対する合計余り（第２部分パリティ　
チェック）はｚ３で乗算され、そして第３ビツト（ｚｌ
ビット）に対する合計余り（第２部分パリティ　チェッ
ク）は２！で乗算される。このように連続的に演算され
た４個の全合計余りは排他的ＯＲゲート６２によって加
算されてレジスタ５へ　５８に入力され入力符号（デー
タあるいはコードワード）をコード発生器多項式によっ
て除算して実際の余りＳ、ｘ、　Ｓｏを与えている。こ
れがパリティもしくはシンドロームに対するブロック　
パリティ検査である。

データや他の信号のクロックは記録及び再生の両方とも
従来の方式で行われる。記録時には、クロック信号は従
来のクロック手段から与えられる。これらクロック信号
は種々のレジスタに適時印加され、バイトのディスキュ
ーや信号の適切な同期を確保している。レジスタ５４５
８は、並列バイトの第１ビツトが入力される直前に４ク
ロツク　パルス毎にクリアされる。４ビツトが入力され
ると、余り（ブロック　パリティ　チェック）Ｖｉ並列
・直列コンバータ３６゜３８にクロックされ、その後ビ
ット速度でパリティ　チェック　ビットとしてクロック
　アウトされる。データ　ビットの方はデータ遅延３４
を介してパリティ　ビットと同期しながらクロックされ
て現われる。

再生において、クロック　パルスは記録データから取出
され、同じ方法でバイトをディスキューしビットを連続
的に種々のレジスタに印加し、そして４ビツト毎にレジ
スタ５６．５８をクリアしている。４ビツトが入力され
かつシンドローム（フロック　パリティ　チェック）Ｓ
ｔ。

Ｓｏがシンドローム発生器２６によって決定された後、
シンドローム　バイトはエラー補正ＦＲＯＭ　４４にク
ロックされ、この出力並直列コンバータ４６とデマルチ
プレクサ４８とに適当な同期をもってクロックされる。

この間コードワードはデータ遅延３４を介してクロック
されその出力バイトはエラー補正と同期される。

データ多項式あるいはコードワード多項式をコード発生
器多項式で除算することによって余りを形成するパリテ
ィ／シンドローム発生器について説明したが、データ多
項式あるいはコードワード多項式をコードワード発生器
多項式のいずれかの要素で除算することによって余りを
形成することも同等に可能である。上述の例において、
第６図の回路と類似の回路を使用して、リード　ソロモ
ン　コード発生器多項式の２個の１次要素の各々で独立
的に除算することによって、２個の加重累乗合計対称関
数Ｓ□およびＳ２を直接得ることも可能である。

所与のリード　ソロモン　コード、すなわちＲ８（１５
，１３）　に対する特定のパリティ／シンドローム発生
器を説明したが、他のリードソロモン　コードに対する
種々の改変も可能である。池のガロア　フィールドや他
の原始数も使用可能である。他のコードワードも使用可
能である。ＧＦ　（２ｍ）の要素にもとづいた他のリニ
ア　コードも使用可能である。ＧＦ　（２ｍ）の要素に
もとづいたリニア　コードのコーセットも使用可能であ
る。データ　ブロックはコードワード当たりのバイト数
が異なっていても良く、バイト当りのビット数も異なっ
ていてもよい。

重要な特徴は、すべてのバイトが並列バイト・直列ビッ
トとしてガロア　フィールド内で動作する回路に印加さ
れて各単一ピット　コードワードをコード発生器で除算
する。さらにすべてのバイトは各クロック　パルスに作
動する手段に印加されて、ガロア　フィールドの除算結
果である余りを、遅延オペレータの逆数である２で乗算
する。最後に、全データ　ブロックがクロックされて同
時に連続するコードワードの除算による余りが加算され
る。

第５図に示す回路は、最重要ビットが最初に入力され、
続いて重要度の順に他のビットが入力される従来配列の
ビット処理を行うのに開発された。もしビットが逆の順
に入力されるものとすると、第２図の回路を使用したよ
うに、アレー６０を最重要ビットの除算に構築し、帰還
結線をｚ−ｓの乗算に構築できる。これは、逆フイール
ド発生器多項式によって定義されるガロア　フィールド
の演算、および、このようなフィールドの遅延オペレー
タの逆数による除算と同じである。

本発明はコーセット　コードの演算に対しても同等に適
用できる。コーセット　コードは従来記録用に使用され
ている。ひとつの使用方法は同期に対してであり、入力
データ　ブロックに固定パターンを加算して、たとえば
すべて０のような特定のビット流の出現を防止すること
ができる。

本明細書では使用された０および１は２個の異なった２
進論理レベルを示すものであって、プラスあるいはマイ
ナス、真あるいは偽等を示すものではないことを認識さ
れたい。

【図面の簡単な説明】

第１図は、特定のガロア　フィールドＧＦαｅにおける
２０乗算のための簡単な回路を説明する図、 第２図は、同じガロア　フィールドＧ　Ｆ　Ｑｆ９にお
けるα１４＝α−１の乗算のための簡単な回路を説明す
る図、 第３図は、直列バイト・並列ビットの符号化・記録シス
テムおよびまたは再生・復号化・エラー補正システム用
の従来のパリティ／シンドローム発生器の一形式を示す
図、 第４図は、本発明によるパリティ／シンドローム発生器
を用いた並列バイト・直列ビットの符号化・記録システ
ムを示す図、 第５図は、本発明によるパリティ／シンドローム発生器
を用いた並列バイト・直列ビットの再生・復号化・エラ
ー補正システムを示す図、そして 第６図は、第４図および第５図に示すシステムにおいて
使用されかつ第１図に示す回路を使用する、本発明によ
るパリティ／シンドローム発生器の一形式を示す図であ
る。 図面の主要な符号の説明 ８．１６・・・乗算回路、　１０，５０．６２・・・排
他的ＯＲ；　１２．１８．５２・・・入力レジスタ、　
１４゜２０．４２・・・出力レジスタ、２８・・・１４
トラツクデジタル　テープレコーダ、２６・・・ノ（リ
テイ／シンドローム発生器、３０・・・データ源、５４
・・・データ遅延、３６．３Ｂ、４６・・・コンノく一
タ、４０・・・ゲート回路、４４・・・エラー補正ＦＲ
ＯＭ、４Ｂ１１．デマルチプレクサ、５２・・・データ
供給、５６゜５Ｂ・・・レジスタ、６０・・・アレー。 ％許出願人　アムペックス　コーポレーション灼 烏

Claims (1)

1. 【特許請求の範囲】 １、　リニア　コードあるいけそのコーセットを使用す
   る多チャンネル　デジタル　データ通信におけるエラー
   の検出用及びまたは補正用ブロック　パリティ　チェッ
   クを発生するパリティ及びまたはシンドル−ム発生装置
   であって、データ及びパリティ　バイトはｎｘｍビット
   　データ　ブロックにデジタル的に符号化されて、重要
   度順に直列なｍビットのｎ並列バイトでかつガロア　フ
   ィールドＧＦ（２”）の各々の前記バイトで表示される
   ｎ要素を有した形式として各コードワードを形成し、こ
   のガロア　フィールドはｚｏからｚｍの２の整数累乗の
   ｍ′次フィールド発生装置多項式によって定義され、こ
   こで２はガロア　フィールドの遅延オペレータのｚ−１
   の逆数であり、前記パリティおよびまたはシンドローム
   発生装置は、 同一重要度の並列バイト　データ　ブロックビットに対
   して作動し、各コードワードのｎ４Ｊ素における該同−
   重要度ビツ）Ｋ対する各バイトｍビットの第１部分パリ
   ティ　チェックをつくる第１手段と、 ガロア　フィールドにおいてコードワードの全要素に対
   して全第１部分パリティ　チェックを加算して各バイト
   ｍビットの第２部分パリティ　チェックをつくる第２手
   段と、 ビットを保持する複数のｍビット　レジスタと、 前記複数のｍビット　レジスタの各々のビット内容とガ
   ロア　フィールドの遅延オペレータとを乗算して各ｍビ
   ットの積をつくシ、そして、これらｍビットの積と前記
   第２部分パリティチェックとを加算して、各バイトｍビ
   ットの第３部分パリティ　チェックを形成する第３手段
   と、 クロック　パルスをりくるクロック手段と、そして、 前記クロック　パルスに応動して、重要度順に前記デー
   タ　ブロック　ビットを前記第１手段に対して並列バイ
   トとして同期６クロツクし、前記第３部分パリティ　チ
   ェックを前記ｍビット　レジスタに対してクロックし、
   そしてｍビット後に前記ｍビット　レジスタをクリアす
   る手段とより表るパリティおよびまたはシンドローム発
   生装置。 ２　循環コードあるいはそのコーセツＦを使用する多チ
   ャンネル　デジタル　データ通信におけるエラーの検出
   用およびｔ＋は補正用のノくリテイ　チェックおよびｆ
   ＆はシンドローム発生装置であって、データ及びノ（リ
   テイ　Ｉ（イトはｎＸｍビット　データ　ブロックにデ
   ジタル的に符号化されて、重要度順に直列なｍビットの
   ｎ並列バイトでかつガロア　フィールドＧＦ（２ｍ）の
   各々の前記バイトによって表示される各々ｎ項の係数を
   有したｎ項コードワード多項式の形式として各コードワ
   ードを形成し、前記コードワード多項式はガロア　フィ
   ールドにおいてコード発生装置多項式で劉りきれ、この
   ガロア　フィールドはｚｏからｚｍの２の整数累乗のｍ
   次フィールド多項式によって定義され、ここでｚｔｆガ
   ロア　フィールドの遅延オペレータのｚ−１の逆数であ
   り、前記発生装置は、同一重要度の並列バイト　データ
   　ブロックピッ）Ｋ対して作動し、前記同一重要度の各
   々の前記ビットを係数として有する各多項式のｎ項の各
   々をガロア　フィールドにおいて前記コード発生装置多
   項式で除算した結果と対応する、各バイトｍビットの各
   第１余りをつくる第１手段と、 前記第１余りをガロア　フィールドにおいて加算して各
   パイ）ｍビットの第２余りを形成する第２手段と、 ビットを保持する複数のｍビット　レジスタと、 前記複数のｍビット　レジスタの各々のビット内容とガ
   ロア　フィールドの遅延オペレータとを乗算して各ｍビ
   ットの積をつくシ、そして、これらｍビットの積と前記
   第２余シとを加算して、各バイトｍビットの第３余りを
   形成する第５手段と、 クロック　パルスをつくるクロック手段と、そして、 前記クロック　パルスに応動して、重要度順に前記デー
   タ　ブロック　ビットを前記第１手段に対して並列バイ
   トとして同期クロックし、前記第３余りを前記ｍビット
   　レジスタに対してクロックし、そしてｍビット後に前
   記ｍビット　レジスタをクリアする手段とよりなるノく
   リテイおよびまたはシンドローム発生装置。 五　循環コードあるいはそのコーセットを使用する多チ
   ャンネル　デジタル　データ通信におけるエラーの検出
   用およびまたは補正用のノくリテイ　チェックおよびま
   たはシンドローム発生装置であって、データ及びパリテ
   ィ　パイＦはｎＸｍビット　データ　ブロックにデジタ
   ル的に符号化されて、重要度順に直列１１ｍビットのｎ
   並列バイトでかつガロア　フィールドＧＦ（２ｍ）の各
   々の前記パイ）Ｋよって表示される各々ｎ項の係数を有
   したｎ項コードワード多項式の形式として各コードワー
   ドを形成し、前記コードワード多項式は複数要素のガロ
   ア　フィールド積であり、ガロア　フィールドはｚｏか
   らｚｍの２の整数累乗のｍ次フィールド多項式によって
   定義され、ここで２はガロア　フィールドの遅延オペレ
   ータのｚ−１の逆数であり、前記発生装置は、 同一重要度の並列バイト　データ　ブロックビットに対
   して作動し、前記同一重要度の各々の前記ビットを係数
   として有する各多項式のｎ項の各々をガロア　フィール
   ドにおいて前記コード発生器多項式の前記要素のひとつ
   で除算した結果と対応する、各パイ）ｍビットの各第１
   余りをつくる第１手段と、 前記第１余シをガロア　フィールドにおいて加算して各
   バイト　ｍビットの第２余りを形成する第２手段と、 ビットを保持する複数のｍビット　レジスタと、 前記複数のｍビット　レジスタの各々のビット内容とガ
   ロア　フィールドの遅延オペレータとを乗算して各ｍビ
   ットの積をつくシ、これらｍビットの積と前記第２余シ
   とを加算して、各パイ）ｍビットの第３余りを形成する
   第３手段と、 クロック　パルスをつくるクロック手段と、そして、前
   記クロック　パルスに応動して、重要度順に前記データ
   　ブロック　ビットを前記第１手段に対して並列バイト
   として同期クロックし、前記第３余シを前記ｍビット　
   レジスタに対しクロックし、そしてｍビット後に前記ｍ
   ビット　レジスタをクリアする手段とよシなるパリティ
   およびまたはシンドローム発生装置。