JPS60213117A - マ−ク率変動補償回路 - Google Patents
マ−ク率変動補償回路Info
- Publication number
- JPS60213117A JPS60213117A JP6887884A JP6887884A JPS60213117A JP S60213117 A JPS60213117 A JP S60213117A JP 6887884 A JP6887884 A JP 6887884A JP 6887884 A JP6887884 A JP 6887884A JP S60213117 A JPS60213117 A JP S60213117A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- resistor
- effect transistor
- mark rate
- mark efficiency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）１発明の技術分野
本発明はマーク率補償回路に係り、特にレーザ光発信器
を駆動する為の高速ＰＣＭ信号用直流結合増幅器に於い
て、マーク率による入力信号振幅の変動を補償して出力
振幅を一定に保つマーク率従来技術に依るとレーザ光発
信器を駆動する為の電界効果トランジスタを使用する直
流結合増幅器に於いて、信号として高速ＰＣＭ信号を入
力する場合高速ＰＣＭ信号のマーク率に変動があると出
力振幅が変化すると云う現象があった。
を駆動する為の高速ＰＣＭ信号用直流結合増幅器に於い
て、マーク率による入力信号振幅の変動を補償して出力
振幅を一定に保つマーク率従来技術に依るとレーザ光発
信器を駆動する為の電界効果トランジスタを使用する直
流結合増幅器に於いて、信号として高速ＰＣＭ信号を入
力する場合高速ＰＣＭ信号のマーク率に変動があると出
力振幅が変化すると云う現象があった。
第１図は従来の電界効果トランジスタを使用する直流結
合増幅器の一実施例を示す回路図である。
合増幅器の一実施例を示す回路図である。
図中、Ｒ１−Ｒ４は夫々抵抗、ＦＥＴＩ、Ｆ’ＥＴ２は
夫々電界効果トランジスタ、Ｄはツェナー・ダイオード
である。
夫々電界効果トランジスタ、Ｄはツェナー・ダイオード
である。
此れは第１図に示す従来の直流結合増幅器に於いては、
マーク率が変動するとビークルビークの振幅は変わらな
いが直流電流（平均値）が変化し、ツェナー・ダイオー
ドＤによるレベル・シフト量が変化する為で、次段の増
幅器のゲート電圧が変化し、増幅度が変化するためであ
る。
マーク率が変動するとビークルビークの振幅は変わらな
いが直流電流（平均値）が変化し、ツェナー・ダイオー
ドＤによるレベル・シフト量が変化する為で、次段の増
幅器のゲート電圧が変化し、増幅度が変化するためであ
る。
此の場合レーザ光発信器の駆動電流が変化して光送信出
力が変化することになり、従来技術によると光送信出力
信号波形特性が劣化して符号誤りが発生すると云う欠点
があった。
力が変化することになり、従来技術によると光送信出力
信号波形特性が劣化して符号誤りが発生すると云う欠点
があった。
（Ｃ）８発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
入力信号振幅にマーク率変動がある場合でも、其の出力
信号振幅を一定に保持することが出来る直流結合型マー
ク率変動補償回路を提供することである。
入力信号振幅にマーク率変動がある場合でも、其の出力
信号振幅を一定に保持することが出来る直流結合型マー
ク率変動補償回路を提供することである。
（ｄ）１発明の構成
上記の目的は本発明によれば、ＰＣＭ信号の直流結合増
幅器に於いて、電界効果トランジスタのドレイン抵抗の
一部に並列に容量を付加したことを特徴とするマーク率
変動補償回路を提供することにより達成される。
幅器に於いて、電界効果トランジスタのドレイン抵抗の
一部に並列に容量を付加したことを特徴とするマーク率
変動補償回路を提供することにより達成される。
（ｅ）０発明の実施例
本発明は電界効果トランジスタＦＥＴの相互コンダクタ
ンスｇｍがゲート電圧Ｖｇに依存する性質を利用するこ
とによりマーク率の変動に依ってゲート電圧Ｖｇを制御
し、更にゲート電圧Ｖｇにより相互コンダクタンスｇｍ
を制御して、マーク率依存性の有る入力信号振幅に対し
出力信号振幅を一定に保持する様にするものである。
ンスｇｍがゲート電圧Ｖｇに依存する性質を利用するこ
とによりマーク率の変動に依ってゲート電圧Ｖｇを制御
し、更にゲート電圧Ｖｇにより相互コンダクタンスｇｍ
を制御して、マーク率依存性の有る入力信号振幅に対し
出力信号振幅を一定に保持する様にするものである。
第２図は本発明に依るマーク率変動補償回路の一実施例
を示す回路図である。
を示す回路図である。
図中、Ｒ５は本発明による抵抗、Ｃは同じく本発明によ
るコンデンサで其の他の記号、数字は総て第１図の場合
と同一で出る。
るコンデンサで其の他の記号、数字は総て第１図の場合
と同一で出る。
第３図のｌａｌ〜ｆｄｌは第２図の回路の動作を説明す
る為のグラフである。
る為のグラフである。
以下図に従って本発明の詳細な説明する。
第２図に示す本発明に依る回路が第１図の従来例の回路
と異なる点は電界効果トランジスタＦＥＴ１のドレイン
回路に抵抗Ｒ４と直列に抵抗Ｒ５を接続し、且つコンデ
ンサＣを抵抗Ｒ５と並列に接続する点である。
と異なる点は電界効果トランジスタＦＥＴ１のドレイン
回路に抵抗Ｒ４と直列に抵抗Ｒ５を接続し、且つコンデ
ンサＣを抵抗Ｒ５と並列に接続する点である。
今マーク率が変動する入力信号振幅が入力端子ｉｎに印
加される。
加される。
此の時、電界効果トランジスタＦＥＴＩの利得は抵抗Ｒ
４には依存するが、コンデンサＣによりパイ・パスされ
るので抵抗Ｒ５には依存することはない。
４には依存するが、コンデンサＣによりパイ・パスされ
るので抵抗Ｒ５には依存することはない。
然し抵抗Ｒ５を変化させると、電界効果トランジスタＦ
ＥＴ２のゲート電圧Ｖｇの直流値は変化する。
ＥＴ２のゲート電圧Ｖｇの直流値は変化する。
第３図のｔａｌに示す様にマーク率（ｒｒｚ３）が増加
すると入力信号振幅が増加する様な信号が入力する場合
を考える。
すると入力信号振幅が増加する様な信号が入力する場合
を考える。
第３図の（ｂｌに示す様に第２図の抵抗Ｒ５を大きくす
ることにより電界効果トランジスタＦＥＴ２のゲート電
圧Ｖｇの直流値（平均値）を減少させることが出来る。
ることにより電界効果トランジスタＦＥＴ２のゲート電
圧Ｖｇの直流値（平均値）を減少させることが出来る。
此の場合前述した様に電界効果トランジスタＦＥＴ２の
ゲート電圧Ｖｇの直流値（平均値）を変化させても電界
効果トランジスタＦＥＴＩの利得は変わらない。
ゲート電圧Ｖｇの直流値（平均値）を変化させても電界
効果トランジスタＦＥＴＩの利得は変わらない。
然し電界効果トランジスタＦＥＴ２のゲート電圧Ｖｇの
直流値（平均値）が変化することにより、第３図の（Ｃ
１に示す様に電界効果トランジスタＦＥＴ２の相互コン
ダクタンスｇｍは変化する。
直流値（平均値）が変化することにより、第３図の（Ｃ
１に示す様に電界効果トランジスタＦＥＴ２の相互コン
ダクタンスｇｍは変化する。
即ち抵抗Ｒ５を大きくすると、電界効果トランジスタＦ
ＥＴ２の相互コンダクタンスｇｍは低下する。
ＥＴ２の相互コンダクタンスｇｍは低下する。
従って電界効果トランジスタＦＥＴ２の利得はマーク率
に依存することになり、マーク率が増加すると電界効果
トランジスタＦ ＥＴ ２の利得は低下する。此の結果
第３図の（ｄｉに示す様にマーク率（ｍｄ）の変動によ
り入力信号振幅が変動する様な信号が入力した場合でも
出力信号の振幅を一定に保持することが可能となる。
に依存することになり、マーク率が増加すると電界効果
トランジスタＦ ＥＴ ２の利得は低下する。此の結果
第３図の（ｄｉに示す様にマーク率（ｍｄ）の変動によ
り入力信号振幅が変動する様な信号が入力した場合でも
出力信号の振幅を一定に保持することが可能となる。
此の様な補償回路は第２図に示した１段だけでなく、必
要に応じ複数段設けるごとにより補償効果を高めること
も可能である。
要に応じ複数段設けるごとにより補償効果を高めること
も可能である。
ｆｆｌ、発明の効果
以上詳細に説明した様に本発明によれば、入力信号振幅
にマーク率依存性がある場合共の変動を補償して出力振
幅のマーク率依存性を抑制することが出来るので、ＰＣ
Ｍ出力振幅のマーク率変動に対する安定性を補償出来る
と云う大きい９ＪＪ果がある。
にマーク率依存性がある場合共の変動を補償して出力振
幅のマーク率依存性を抑制することが出来るので、ＰＣ
Ｍ出力振幅のマーク率変動に対する安定性を補償出来る
と云う大きい９ＪＪ果がある。
第１図は従来の電界効果トランジスタを使用する直流結
合増幅器の一実施例を示す回路図である。 第２図は本発明に依るマーク率変動補償回路の一実施例
を示す回路図である。 第３図の＋８１〜ｆｄｌは第２図の回路の動作を説明す
る為のグラフである。 図中、Ｒ１−Ｒ５は夫々抵抗、Ｃはコンデンサ、ＦＥＴ
Ｉ、ＦＥＴ２は夫々電界効果トランジスタ、Ｄはツェナ
ー・ダイオードである。 第１図 第２図 第３図 へ＼＼＾ ゝ４ＲＬ −〜４ Ｌ 〜イ 喧 ４．１゜ 友 ｅｔ ◆Ｉハ 大。 ？７Ｌｄ Ｒ４’バ ーＲ４大 ｄ
合増幅器の一実施例を示す回路図である。 第２図は本発明に依るマーク率変動補償回路の一実施例
を示す回路図である。 第３図の＋８１〜ｆｄｌは第２図の回路の動作を説明す
る為のグラフである。 図中、Ｒ１−Ｒ５は夫々抵抗、Ｃはコンデンサ、ＦＥＴ
Ｉ、ＦＥＴ２は夫々電界効果トランジスタ、Ｄはツェナ
ー・ダイオードである。 第１図 第２図 第３図 へ＼＼＾ ゝ４ＲＬ −〜４ Ｌ 〜イ 喧 ４．１゜ 友 ｅｔ ◆Ｉハ 大。 ？７Ｌｄ Ｒ４’バ ーＲ４大 ｄ
Claims (1)
- ＰＣＭ信号の直流結合増幅器に於いて、電界効果トラン
ジスタのドレイン抵抗の一部に並列に容量を付加したこ
とを特徴とするマーク率変動補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6887884A JPS60213117A (ja) | 1984-04-06 | 1984-04-06 | マ−ク率変動補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6887884A JPS60213117A (ja) | 1984-04-06 | 1984-04-06 | マ−ク率変動補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60213117A true JPS60213117A (ja) | 1985-10-25 |
Family
ID=13386357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6887884A Pending JPS60213117A (ja) | 1984-04-06 | 1984-04-06 | マ−ク率変動補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213117A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245715A (ja) * | 1986-04-17 | 1987-10-27 | Nec Corp | レベルシフト回路 |
-
1984
- 1984-04-06 JP JP6887884A patent/JPS60213117A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245715A (ja) * | 1986-04-17 | 1987-10-27 | Nec Corp | レベルシフト回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4198595A (en) | Apparatus and method of phase shift compensation of an active terminated current transformer | |
| KR970013821A (ko) | 고이득 증폭 회로(high-gain amplifier circuit) | |
| KR20050077789A (ko) | 레이저 다이오드의 구동 회로 | |
| JPS5929013B2 (ja) | 光ａｇｃ回路 | |
| JPS60213117A (ja) | マ−ク率変動補償回路 | |
| KR890017864A (ko) | 증 폭 기 | |
| EP0642219B1 (en) | Amplifier | |
| US5477171A (en) | Full wave rectifier using current mirror bridge | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JPH0149026B2 (ja) | ||
| JPH077204A (ja) | 半導体レーザ素子駆動回路 | |
| JPH0254977A (ja) | 半導体レーザ駆動回路 | |
| JP2850659B2 (ja) | 半導体レーザ駆動回路 | |
| JP2705169B2 (ja) | 定電流供給回路 | |
| JP2681303B2 (ja) | 圧電発振器 | |
| KR910008939A (ko) | 온도보상용 공급전압 안정화회로 | |
| JPS6336745Y2 (ja) | ||
| JPH05152662A (ja) | 半導体発光素子駆動回路 | |
| JPH02116203A (ja) | 温度補償型アクテイブバイアス増幅器 | |
| JPS5883445A (ja) | 歪補償回路 | |
| JPS5816622B2 (ja) | Ｌｅｄ非直線補償回路 | |
| KR920004586B1 (ko) | 바이 cmos를 사용한 증폭기 | |
| JPH05190966A (ja) | 消光比補償回路 | |
| JPH05226740A (ja) | 発光素子駆動回路 | |
| EP0051974B1 (en) | Permanent magnet d.c. motor control circuit |