KR920004586B1

KR920004586B1 - 바이 cmos를 사용한 증폭기

Info

Publication number: KR920004586B1
Application number: KR1019890018806A
Authority: KR
Inventors: 이재신
Original assignee: 삼성전자주식회사; 김광호
Priority date: 1989-12-18
Filing date: 1989-12-18
Publication date: 1992-06-11
Also published as: KR910013687A

Abstract

내용 없음.

Description

바이 CMOS를 사용한 증폭기

제 1 도는 종래 CMOS를 사용한 증폭기의 회로도,

제 2 도는 종래 바이폴라 트랜지스터를 사용한 증폭기의 회로도,

제 3 도는 본 발명 바이 CMOS를 사용한 증폭기의 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 바이어스회로부 2 : 입력부

3 : 증폭부 4 : 출력부

Q₁-Q₁₃: 트랜지스터 M₁-M₆:CMOS 트랜지스터

C₁, C₂: 캐패시터

본 발명은 입력신호를 증폭시켜 출력하는 증폭기에 관한 것으로서, 특히 아날로그기능과 디지털기능이 하나의 칩에 같이 들어가 있으면서도 전력소모가 작고 칩의 크기가 작은 바이 CMOS를 사용한 증폭기에 관한 것이다.

본 발명은 입력신호를 증폭시키는 증폭기로서 일반적인 연산증폭기 및 IC 칩내에서 증폭기능이 요구되는 곳에 사용되는데, 시스템이 점차적으로 1칩화됨에 따라 아날로그 기능과 디지털 기능이 하나의 칩에 같이 들어가 있는 A/D LSI가 등장하고 있는바, 이러한 A/D LSI의 경우 디지털기능과 아날로그기능을 모두 실현하기 위해서 종래에는 제 1 도에 도시한 바와같이 CMOS 트랜지스터 (T_1-T₉)를 이용한 증폭기를 사용하거나 제 2 도에 도시한 바와 같이 순수한 바이폴라 트랜지스터(Tr_1-Tr₁₀)를 이용한 증폭기를 사용했다.

그러나 CMOS 트랜지스터 (T_1-T₉)로 구성된 증폭기의 경우에 증폭이득을 얻기 위해서는 증폭단 CMOS 트랜지스터의 면적을 크게 해야만 할뿐만 아니라 CMOS 트랜지스터로 증폭기의 출력단을 구현하기 위해서는 출력측 CMOS 트랜지스터도 면적이 큰 것을 사용해야만 하기 때문에 칩의 크기가 증대하는 결점이 있었다. 또한 순수한 바이폴라 트랜지스터 (Tr_1-Tr₁₀)로 구성된 증폭기는 아날로그 기능의 경우 증폭기 입력단의 큰 이득을 위해 보상용 개패시터의 값을 크게해야만 하기 때문에 이 증폭기도 칩의 크기가 증대하는 문제점이 있었다.

본 발명은 상기한 종래 증폭기가 갖는 문제점을 해결하고자 발명된 것으로서, 아날로그 기능과 디지털 기능이 하나의 칩에 들어가 있으면서도 전력소모가 작고 칩내에서 작은 면적으로 구현되는 바이 CMOS를 사용한 증폭기를 제공함에 그 목적이 있다.

이하, 본 발명의 구성 및 작용, 효과를 첨부도면을 참조하여 상세하게 설명한다. 상기한 목적을 달성하기 위한 본발명 바이 CMOS를 사용한 증폭기는 저항(R₁,R₂)과 트랜지스터 (Q₁,Q₂) 및 CMOS 트랜지스터(M₁)로 구성되어 전체회로에 바이어스용 전류를 공급하는 바이어스회로부(1)와, 트랜지스터(Q₃-Q₆)와 CMOS 트랜지스터 (M₂-M₄)로 구성되어 입력 임피던스를 증가시키는 반면에 이득을 감소시켜주는 입력부(2), 저항(R₃)과 캐패시터(C₁,C₂), 트랜지스터(Q₇-Q₁₀) 및 CMOS 트랜지스터(M₅)로 구성되어 입력신호의 이득을 증대시켜주는 증폭부(3) 및 저항(R₄)과 다이오드(D₁, D₂), 트랜지스터(Q₁₁-Q₁₃) 및 CMOS 트랜지스터(M₆)로 구성되어 AB급 증폭형으로 출력특성을 개선하는 출력부(4)를 구비한 구성을 갖는다.

미설명부호 V_cc, V_DD는 공급전원, IN₁,IN₂는 입력신호, OUT는 출력신호를 각각 나타낸다.

제 3 도는 본발명 바이 CMOS를 사용한 증폭기의 회로도인바, 바이어스회로부(1)로 공급전원(Vcc)이 인가되면, 바이어스회로부(1)의 저항(R₁,R₂)과 트랜지스터(Q₁,Q₂)에 의해 CMOS 트랜지스터(M₁)에 전류가 공급되게 된다. 그러면 이 CMOS 트랜지스터(M₁)와 입력부(2)에 있는 CMOS 트랜지스터(M₄)의 크기비에 해당하는 전류가 바이어스회로부(1)로부터 입력부(2)로 인가되고, 증폭부(3)에는 상기 CMOS 트랜지스터(M₁)와 증폭부(3)에 있는 CMOS 트랜지스터(M₅)의 크기비에 해당하는 전류가 바이어스회로부(1)로부터 바이어스용 전류로서 인가되며, 또한 출력부(4)에는 CMOS 트랜지스터(M₁)와 출력부(4)에 있는 CMOS 트랜지스터(M₆)의 크기비에 해당하는 전류가 바이어스회로부(1)로부터 인가된다. 이때 입력부(2)에 있는 CMOS 트랜지스터(M₂,M₃)의 게이트로 각각 입력신호(IN₁,IN₂)를 인가하게 되면, 입력신호(IN₁,IN₂)사이의 전압차(Vin)에 입력부(2)의 트랜스콘덕턴스(gm)를 곱한 gmVin 만큼의 전류가 증폭부(3)에 있는 트랜지스터(Q₈)의 베이스로 인가된다. 여기서 입력부(2)에 CMOS 트랜지스터(M₂,M₃)를 사용한 것은 입력임피던스를 무한대로 하기위한 것이며, 이와같이 CMOS 트랜지스터(M₂,M₃)의 사용에 의해 입력임피던스는 무한대로 되고, 이득이 낮아져서 입력부(2)에서 발생하는 위상이동이 작아지게 되므로 작은 값의 위상보상용 캐패시터로도 위상보상이 가능하게 된다.

즉, 입력부(2)는 증폭기능은 하지않고 차동입력으로만 동작하게 된다 또한 증폭부(3)의 CMOS 트랜지스터(M₅)와 트랜지스터(Q₇) 및 입력부(2)의 트랜지스터(Q₆)가 전류원을 형성하게 되어 능동부하로 사용한 입력부(2)의 트랜지스터(Q₅)가 전류이득(β)를 얻는 레벨에서 동작하게 되므로(트랜지스터(Q₆)에 흐르는 전류로서 트랜지스터(Q₅)동작전류 레벨이 결정된다.) 미스매칭으로 인한 오프셋이 감소하게 된다.

상기한 gmVin전류가 입력부(2)로 부터 증폭부(3)에 있는 트랜지스터(Q₈)의 베이스로 인가되어 바이폴라 트랜지스터(Q₈,Q₁₀)의 다링톤구성과 트랜지스터(Q₈)와 출력부(4)에 있는 트랜지스터(Q₁₂)의 다링톤구성에 의해 큰 이득으로서 증폭하게 된다. 이러한 증폭부(3)의 큰 이득으로 인해 캐패시터(C₁,C₂)는 용량이 작은 미러캐패시터(Millor Capacitor)를 이용하여도 큰 보상효과를 나타나게 된다.

이와같이 증폭부(3)에서 증폭된 신호는 출력부(4)로 인가되게 되는데,출력부(4)가 다이오드(D₁,D₂)의 AB급 증폭구성으로 AB급 증폭출력특성을 가지므로 출력부(4)로 입력되는 신호는 AB급으로 증폭으로 증폭되어 출력신호(OUT)로서 출력되게 된다. 여기서 바이폴라 트랜지스터(Q₁₁-Q₁₃)는 큰 부하를 구동하기 위한 것이며, 증폭부(3)의 캐패시터(C₁,C₂)와 출력부(4)의 저항(R₃,R₄)으로 위상지연형을 구현하여 위상보상을 해줌으로서 트랜지스터(Q₁₂,Q₁₃)의 포화시에도 충분한 위상보상이 이루어지게 된다.

상기한 바와같이 작용하는 본 발명은 일반산업용 연산증폭기가 요구하는이상적인 특성(입력임피던스가 무한대, 오픈루우프게인이 무한대, 위상마진이 60°이상)을 쉽게 얻을수 있을 뿐만아니라 아날로그 및 디지탈 기능을 함께 갖는 A/D LSI의 아날로그기능을 전력소모가 작고 칩의 크기가 매우 작은 하나의 칩으로 실현할수 있는 장점이 있다.

Claims

저항(R₁,R₂)과 트랜지스터(Q₁,Q₂)및 CMOS 트랜지스터(M₁)로 바이어스회로부(I)를 구성하고, 트랜지스터(Q₃-Q₆)와 CMOS 트랜지스터(M₂-M₄)로 입력부(2)를 구성하며, 저항(R₃)과 캐패시터(C₁,C₂)트랜지스터(Q₅-Q₁₀) 및 CMOS트랜지스터(M₅)로 증폭부(3) 및, 저항(R₄)과 다이오드(D₁,D₂), 트랜지스터(Q₁₁-Q₁₃) 및 CMOS 트랜지스터(M₆)로 출력부(4)를 각각 구성하되, 상기 바이어스회로부(I)에 있는CMOS 트랜지스터(M₁)의 게이트에 상기 CMOS 트랜지스터(M₄,M₅,M₆)의 게이트를 연결하여 바이어스회로부(I)가 입력부(2)와, 증폭부(3) 및 출력부(4)에 바이어스용 전류를 공급하도록 하며, 상기 입력부(2)에 있는 CMOS 트랜지스터(M₂,M₃)각각의 게이트에 입력신호(IN₁,IN₂)를 인가하여 입력임피던스를 증가시키고, 트랜지스터(Q₆)의 베이스에 증폭부(3)에 있는 트랜지스터(Q₇)의 베이스를 연결함과 더불어 CMOS 트랜지스터(M₃)와 트랜지스터(Q₄)의 접속점에 상기 증폭부 (3)에 있는 트랜지스터(Q₈)의 베이스를 연결하여 낮은 이득의 입력부(2) 출력을 증폭부(3)로 공급하여 증폭시키며,상기 증폭부(3)에 있는 트랜지스터(Q₁₀)의 컬랙터에는 출력부(4)에 있는 다이오드(D₁)와 트랜지스터(Q₁₁) 및 CMOS 트랜지스터(M₆)의 접속점을 연결하고 트랜지스터(Q₁₀)의 베이스에는 출력부(4)에 있는 트랜지스터(Q₁₂Q₁₃)의 베이스, 저항(R₃)에는 출력부(4)에 있는 다이오드(D₁,D₃)와 트랜지스터(Q₁₂)의 접속점, 캐패시터(C₁)에는 출력부(4)에 있는 저항(R₄)을 각각 연결하여 출력부(4)가 AB증폭형으로서 증폭부(3)의 출력특성을 개선하여 출력하도록 구성됨을 특징으로 하는 바이 CMOS를 사용한 증폭기.