JPS60213073A - 半導体レ−ザ装置の製造方法 - Google Patents
半導体レ−ザ装置の製造方法Info
- Publication number
- JPS60213073A JPS60213073A JP6937184A JP6937184A JPS60213073A JP S60213073 A JPS60213073 A JP S60213073A JP 6937184 A JP6937184 A JP 6937184A JP 6937184 A JP6937184 A JP 6937184A JP S60213073 A JPS60213073 A JP S60213073A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- type
- substrate
- gaalas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0203—Etching
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体レーザ装置の製造方法に関するものであ
る。
る。
従来例の構成とその問題点
Ｇａ ＡｓやＧａＡｄＡＳ系の化合物半導体の化学エツ
チングは以前から研究されており、そのエツチング特性
については数多くの報告がある。エッチャント、エフｆ
７グ速度、Ｇａ Ａ１１ｌあるいはＧａ ｋｌ Ａｓの
選択エツチングＩＶ１．エツチングプロファイルなどに
ついてその詳細が知られている。このような化学エツチ
ング技術を用いてＧａ Ａｓの表面処理やＧａＡ＋ ／
ＧａＡｄＡｓから成るウェハの選択エツチングが行な
われてきた。さらに、半導体レーザなどのキャビテイ面
の作製にもこのような技術が利用されてきた。
チングは以前から研究されており、そのエツチング特性
については数多くの報告がある。エッチャント、エフｆ
７グ速度、Ｇａ Ａ１１ｌあるいはＧａ ｋｌ Ａｓの
選択エツチングＩＶ１．エツチングプロファイルなどに
ついてその詳細が知られている。このような化学エツチ
ング技術を用いてＧａ Ａｓの表面処理やＧａＡ＋ ／
ＧａＡｄＡｓから成るウェハの選択エツチングが行な
われてきた。さらに、半導体レーザなどのキャビテイ面
の作製にもこのような技術が利用されてきた。
半導体レーザは一般にへき開法によってキャビテイ面を
形成しているが、光ＩＣなどのように半導体レーザとデ
ィテクターや駆動回路などの素子とをモノリシックに集
積化しようとする場合、へき開法は全く用いることはで
きない。そのために、化学エツチング法によるウェット
エッチ法やりアクティブイオンエッチ（ＲＩＥ）などに
よるドライエッチ法が研究されている。量産化や信頼性
を考慮すると化学エツチング法が優れており、その容易
さから、いろいろな方法によるキャビテイ面の作製が試
みられてきた。化学エツチング法によるキャビテイ面の
作製で問題となることは、キャビテイ面の垂直性と表面
の平坦性である。
形成しているが、光ＩＣなどのように半導体レーザとデ
ィテクターや駆動回路などの素子とをモノリシックに集
積化しようとする場合、へき開法は全く用いることはで
きない。そのために、化学エツチング法によるウェット
エッチ法やりアクティブイオンエッチ（ＲＩＥ）などに
よるドライエッチ法が研究されている。量産化や信頼性
を考慮すると化学エツチング法が優れており、その容易
さから、いろいろな方法によるキャビテイ面の作製が試
みられてきた。化学エツチング法によるキャビテイ面の
作製で問題となることは、キャビテイ面の垂直性と表面
の平坦性である。
第１図（ＩＬ） 、 （ｂ）にキャビテイ面の傾きθと
規格化された反射率との関係を示す。これからもわかる
ようにキャビテイ面が約６°傾くだけで反射率は６０％
も減少してしまうだめ、しきい値の上昇や外部微分量子
効率の低下につながる。さらにキャビテイ面の表面の荒
れＫよって反射率は著しく低下する。従来の化学エツチ
ング法によって作製されたレーザではこのような問題の
ためにへき開法に比べてしきい値電流密度が高く連続発
振が極めて困難な状況にあった。
規格化された反射率との関係を示す。これからもわかる
ようにキャビテイ面が約６°傾くだけで反射率は６０％
も減少してしまうだめ、しきい値の上昇や外部微分量子
効率の低下につながる。さらにキャビテイ面の表面の荒
れＫよって反射率は著しく低下する。従来の化学エツチ
ング法によって作製されたレーザではこのような問題の
ためにへき開法に比べてしきい値電流密度が高く連続発
振が極めて困難な状況にあった。
発明の目的
本発明は上記欠点に鑑み、エツチング法によって垂直か
つ平坦なキャビテイ面を有する半導体レーザ装置の製造
方法を提供するものである。
つ平坦なキャビテイ面を有する半導体レーザ装置の製造
方法を提供するものである。
発明の構成
この目的を達成するために本発明の半導体レーザ装置の
製造方法は、キャップ層の上にＧａＡ／！ＡＳ層を形成
した後、このＧａＡ／Ａｓ層上にく０１１〉方向の開孔
端を有するマスクを形成し、この開孔部を通してエツチ
ングを行ってキャビテイ面を形成することから形成され
ている。
製造方法は、キャップ層の上にＧａＡ／！ＡＳ層を形成
した後、このＧａＡ／Ａｓ層上にく０１１〉方向の開孔
端を有するマスクを形成し、この開孔部を通してエツチ
ングを行ってキャビテイ面を形成することから形成され
ている。
実施例の説明
以下、本発明の実施例について図面を参照しながら説明
する。第２図は（１００） ＧａＡｓ基板上にＧａ、、
ＡｌＸＡｓ層を成長させ（０１１）方向に沿ったストラ
イプ状のマスクを通してｉ ノナングを行なった時のエ
ツチングプロファイルの傾き角についての実験結果を示
している。傾き角θ、およびθ２はムｌＡｓ混晶比によ
って大きく変化している。
する。第２図は（１００） ＧａＡｓ基板上にＧａ、、
ＡｌＸＡｓ層を成長させ（０１１）方向に沿ったストラ
イプ状のマスクを通してｉ ノナングを行なった時のエ
ツチングプロファイルの傾き角についての実験結果を示
している。傾き角θ、およびθ２はムｌＡｓ混晶比によ
って大きく変化している。
Ｘの値が０．２近傍および０．４近傍では傾き角θ、は
約９０’となる。一方、Ｇａ Ａｓ基板との界面に生じ
る角θ２はＸ（Ｏ，１およびＸ−０，４のところでほぼ
０となっているっＸが０．４の近傍にある場合に注目し
てみるとθ、〜９０°で０２〜ｏ０となり、エツチング
端面は垂直かつ平坦な面となる。この結果を半導体レー
ザに応用するとへき開面とほぼ等価なキャビテイ面が得
られることになる。実施例の一つとして第２図の結果か
らクラッドのムｌｋｓ混晶比を０．４としてその作製法
を説明する。
約９０’となる。一方、Ｇａ Ａｓ基板との界面に生じ
る角θ２はＸ（Ｏ，１およびＸ−０，４のところでほぼ
０となっているっＸが０．４の近傍にある場合に注目し
てみるとθ、〜９０°で０２〜ｏ０となり、エツチング
端面は垂直かつ平坦な面となる。この結果を半導体レー
ザに応用するとへき開面とほぼ等価なキャビテイ面が得
られることになる。実施例の一つとして第２図の結果か
らクラッドのムｌｋｓ混晶比を０．４としてその作製法
を説明する。
第３図（ａ）に示すように、ｎ型ＧａＡｇ （１００）
基板１上にｎ型”０．６ Ａｇｏ４Ａｓクラッド層２、
ＧａＡｓ活性層３、ｐ型”０．６ムｅ０４ＡＳクラッド
層４およびｐ型ＧａＡｓキャップ層５を連続的に成長さ
せる。
基板１上にｎ型”０．６ Ａｇｏ４Ａｓクラッド層２、
ＧａＡｓ活性層３、ｐ型”０．６ムｅ０４ＡＳクラッド
層４およびｐ型ＧａＡｓキャップ層５を連続的に成長さ
せる。
一般に半導体レーザはこのような４層構造から成り、従
来の化学エツチング法では、最上層のｐ型ＧａＡｓキャ
ップ層５上にストライプ状のフォトマスク６を〈０１１
〉方向に沿って形成し、そのマスクを通してＧａＡｓ基
板１までエツチングを行なっていた。この方法では第３
図（ｂ）に示すように逆メサ状のエツチングプロファイ
ルとなす、垂直なキャビテイ面が得られない。これは第
２図の結果からも説明できる。
来の化学エツチング法では、最上層のｐ型ＧａＡｓキャ
ップ層５上にストライプ状のフォトマスク６を〈０１１
〉方向に沿って形成し、そのマスクを通してＧａＡｓ基
板１までエツチングを行なっていた。この方法では第３
図（ｂ）に示すように逆メサ状のエツチングプロファイ
ルとなす、垂直なキャビテイ面が得られない。これは第
２図の結果からも説明できる。
第４図は傾き角θ１とθ２からエツチングプロファイル
を説明するものである。すなわち、ｐ型Ｇａ Ａｓキャ
ップ層６上では表面に対してθ１＝６５゜の逆メサ状と
なり、ｐ型Ｇａ Ａｓキャップ層６とｐ型ＧＩ！Ｌ ｏ
、ｂムｅｏ４ムＳクラッド層４との間の角θ２＝００で
あることから第４図に示すように角６６°の逆メサ形状
となり、決して垂直なキャビテイ面が得られない。そこ
で、本発明では、ｐ型Ｇａ Ａｍキャップ層６上に第ｃ
ｓＧａ１□人％ Ａｓ層７を設け（第６図（＆） ）
、その上にストライプ状のフォトマスク６を＜０１１＞
方向に沿って形成し、そのマスクを通してｃｒｌＬ羞８
基板１までエツチングを行なう（第６図（ｂ）Ｌｐ型ク
ラッド層４以下を垂直にエツチングする条件は第ｓ Ｈ
ａ、−ｙＡ％Ａ８層７とクラッド層４とのムｌｋｓ混晶
比の組み合せによっているいろな方法が考えられる。
を説明するものである。すなわち、ｐ型Ｇａ Ａｓキャ
ップ層６上では表面に対してθ１＝６５゜の逆メサ状と
なり、ｐ型Ｇａ Ａｓキャップ層６とｐ型ＧＩ！Ｌ ｏ
、ｂムｅｏ４ムＳクラッド層４との間の角θ２＝００で
あることから第４図に示すように角６６°の逆メサ形状
となり、決して垂直なキャビテイ面が得られない。そこ
で、本発明では、ｐ型Ｇａ Ａｍキャップ層６上に第ｃ
ｓＧａ１□人％ Ａｓ層７を設け（第６図（＆） ）
、その上にストライプ状のフォトマスク６を＜０１１＞
方向に沿って形成し、そのマスクを通してｃｒｌＬ羞８
基板１までエツチングを行なう（第６図（ｂ）Ｌｐ型ク
ラッド層４以下を垂直にエツチングする条件は第ｓ Ｈ
ａ、−ｙＡ％Ａ８層７とクラッド層４とのムｌｋｓ混晶
比の組み合せによっているいろな方法が考えられる。
本発明の一実施例として、第５層７のＡｇＡｓ混晶比ｙ
＝０．５、両クラッド層２，４のＸ−０，４としてエピ
ウェハを作製し、ストライプ状のフォトマスク６を通じ
て１Ｈ２ＳＯ４： ５Ｈ２０２： １Ｈ２０（２０”Ｃ
）の条件で基板１までエツチングを行なった。第５層７
は最終的には除去するため、ｙ〉○、５Ｋして選択エッ
チを行なう方がよい。
＝０．５、両クラッド層２，４のＸ−０，４としてエピ
ウェハを作製し、ストライプ状のフォトマスク６を通じ
て１Ｈ２ＳＯ４： ５Ｈ２０２： １Ｈ２０（２０”Ｃ
）の条件で基板１までエツチングを行なった。第５層７
は最終的には除去するため、ｙ〉○、５Ｋして選択エッ
チを行なう方がよい。
第６図は第１図の結果に基づいて本発明のエツチングプ
ロファイルを説明したものである。第６”ｏ、ｓ ｉｏ
、ｓＡＳ層は傾きθ、＝６６°で逆メサ状となるがｐ型
ＯΔムＳキャップ層６の界面でθ２−２６゜となる。θ
１−６５°、θ２＝２５°となることからｐ型Ｈａ Ａ
ｓキャンプ層６の端面ですでに垂直となり、両クラッド
層を０，４としているためにｐ型キャップ層と同様、基
板までその垂直性が保たれる。
ロファイルを説明したものである。第６”ｏ、ｓ ｉｏ
、ｓＡＳ層は傾きθ、＝６６°で逆メサ状となるがｐ型
ＯΔムＳキャップ層６の界面でθ２−２６゜となる。θ
１−６５°、θ２＝２５°となることからｐ型Ｈａ Ａ
ｓキャンプ層６の端面ですでに垂直となり、両クラッド
層を０，４としているためにｐ型キャップ層と同様、基
板までその垂直性が保たれる。
エツチングによるキャビテイ面の作製後、第６Ｇａ Ａ
Ｉ Ａｓ層７を選択的に除去し、露出したｐ型ＧａＡ
ｓキャップ層６上に正電極８を、さらに基板側に負電極
９を形成した後、エツチングを行なった溝のところでブ
レイクして第７図に示すような半導体レーザ素子を得る
。
Ｉ Ａｓ層７を選択的に除去し、露出したｐ型ＧａＡ
ｓキャップ層６上に正電極８を、さらに基板側に負電極
９を形成した後、エツチングを行なった溝のところでブ
レイクして第７図に示すような半導体レーザ素子を得る
。
第７図の半導体レーザ素子の光出力−電流特性を第８図
に示す。連続発振で非常に高歩留で得られており、典型
的な発振しきい値は７２ｙｙｌＡ（へき開法では７０ｍ
人）で微分量子効率は片面当り２９％（へき開法では３
０％）とへき開法とほとんど差のない特性が得られた。
に示す。連続発振で非常に高歩留で得られており、典型
的な発振しきい値は７２ｙｙｌＡ（へき開法では７０ｍ
人）で微分量子効率は片面当り２９％（へき開法では３
０％）とへき開法とほとんど差のない特性が得られた。
発明の効果
本発明の特徴は接合面に垂直かつ境面のキャビテイ面を
化学エツチング法によって作製できるということである
。このようＫへき開面と等価なキャビテイ面が化学エツ
チング法によって得られることのメリットは同一基板上
に他の素子と一体化しやすいこと、ショートキャビティ
レーザが作製できること、レーザ端面の保護膜形成がバ
ッチ処理でできること、特性の検査がウェハのｉｔでで
きることなどがあげられその実用的効果は犬なるものが
ある。
化学エツチング法によって作製できるということである
。このようＫへき開面と等価なキャビテイ面が化学エツ
チング法によって得られることのメリットは同一基板上
に他の素子と一体化しやすいこと、ショートキャビティ
レーザが作製できること、レーザ端面の保護膜形成がバ
ッチ処理でできること、特性の検査がウェハのｉｔでで
きることなどがあげられその実用的効果は犬なるものが
ある。
第１図（ａ） 、 （ｂ）はキャビテイ面の傾きと反射
率との関係を示す図、第２図は（１００） ＧａＡｓ基
板上にＧａ１−ｘＡｄｘＡｓ層を成長させくｏｌｌ〉方
向に沿ったストライブ状のマスクを通してエツチングを
行なった時のエツチング端面の傾き角を示す図、第３図
（２Ｌ） 、 （ｂ）は従来のＧａ Ａｓキャップ層か
らコッチングを行なうキャビテイ面の製造方法を示す図
、第４図は端面の傾きを説明するための模写図、第６図
（ａ） 、 （ｂ）は本発明による半導体レーザのエツ
チングによるキャビテイ面の製造方法を示す図、第６図
は同半導体レーザの端面の傾きを説明するだめの模写図
、第７図は本発明の製造方法によって作製された半導体
レーザの斜視図、第８図は同半導体レーザの先出カー電
流特性を示す図である。 １・・・・・・ｎ型ＧａＡｓ （１００）基板、２・・
・・・・ｎ型Ｇａｏ６ｋｅｏ４Ａｓクラッド層、３、、
、−Ｇａ Ａｓ活性層、４・・・・・・ｐｌｐ Ｇａｏ
６ｋｅｏ４Ａｓクラッド層、６・・・・・・ｐ型ＧａＡ
ｓ＃ヤッフ層、６・・・・・・フォトマスク、７・１．
・・・第５ Ｇａｏ５Ａｌ（，５Ａｓ層、８・・・・・
・正電極、９・・・・・・負電極っ 代理人の氏名 方理士 中 尾敏 男 ｔｌか１名第１
図 （ｌｌＬｔ 中 ４ｔＪｌさ吉θ（戻） 第２図 ＡｌｆＩｓ’ｒ晃晶比 × 第３図 第４図 ｆ′ 第５図 第６図
率との関係を示す図、第２図は（１００） ＧａＡｓ基
板上にＧａ１−ｘＡｄｘＡｓ層を成長させくｏｌｌ〉方
向に沿ったストライブ状のマスクを通してエツチングを
行なった時のエツチング端面の傾き角を示す図、第３図
（２Ｌ） 、 （ｂ）は従来のＧａ Ａｓキャップ層か
らコッチングを行なうキャビテイ面の製造方法を示す図
、第４図は端面の傾きを説明するための模写図、第６図
（ａ） 、 （ｂ）は本発明による半導体レーザのエツ
チングによるキャビテイ面の製造方法を示す図、第６図
は同半導体レーザの端面の傾きを説明するだめの模写図
、第７図は本発明の製造方法によって作製された半導体
レーザの斜視図、第８図は同半導体レーザの先出カー電
流特性を示す図である。 １・・・・・・ｎ型ＧａＡｓ （１００）基板、２・・
・・・・ｎ型Ｇａｏ６ｋｅｏ４Ａｓクラッド層、３、、
、−Ｇａ Ａｓ活性層、４・・・・・・ｐｌｐ Ｇａｏ
６ｋｅｏ４Ａｓクラッド層、６・・・・・・ｐ型ＧａＡ
ｓ＃ヤッフ層、６・・・・・・フォトマスク、７・１．
・・・第５ Ｇａｏ５Ａｌ（，５Ａｓ層、８・・・・・
・正電極、９・・・・・・負電極っ 代理人の氏名 方理士 中 尾敏 男 ｔｌか１名第１
図 （ｌｌＬｔ 中 ４ｔＪｌさ吉θ（戻） 第２図 ＡｌｆＩｓ’ｒ晃晶比 × 第３図 第４図 ｆ′ 第５図 第６図
Claims (1)
- （１００） Ｇａｐｓ基板上に活性層とそれをはさむク
ラッド層、キャップ層およびＧａ ｋｌ Ａｓ層を形成
した後、前記ＧａＡｌＡｓ層上に〈ｏｌｌ〉方向の開孔
端をもつマスクを形成し、前記開孔部を通して前記Ｇａ
Ａｓ基板までエツチングを行なってキャビテイ面を形
成することを特徴とする半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6937184A JPS60213073A (ja) | 1984-04-06 | 1984-04-06 | 半導体レ−ザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6937184A JPS60213073A (ja) | 1984-04-06 | 1984-04-06 | 半導体レ−ザ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213073A true JPS60213073A (ja) | 1985-10-25 |
| JPH0584075B2 JPH0584075B2 (ja) | 1993-11-30 |
Family
ID=13400629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6937184A Granted JPS60213073A (ja) | 1984-04-06 | 1984-04-06 | 半導体レ−ザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213073A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142885A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置の製造方法 |
| JPH02209782A (ja) * | 1989-02-09 | 1990-08-21 | Hikari Keisoku Gijutsu Kaihatsu Kk | リッジ導波路の製造方法 |
-
1984
- 1984-04-06 JP JP6937184A patent/JPS60213073A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142885A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置の製造方法 |
| JPH02209782A (ja) * | 1989-02-09 | 1990-08-21 | Hikari Keisoku Gijutsu Kaihatsu Kk | リッジ導波路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0584075B2 (ja) | 1993-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07112091B2 (ja) | 埋め込み型半導体レ−ザの製造方法 | |
| JPS60213073A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6237911B2 (ja) | ||
| JPS62283686A (ja) | 半導体レ−ザの製造方法 | |
| JPH0552676B2 (ja) | ||
| JPS6142186A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS60213072A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6140078A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH10173289A (ja) | 半導体装置の製造方法 | |
| JPS58178583A (ja) | 半導体レ−ザ− | |
| JPS61234585A (ja) | 光集積回路およびその製造方法 | |
| JPS6140079A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPH036877A (ja) | 半導体レーザの製造方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH06112592A (ja) | 半導体レーザ素子の製造方法 | |
| JPS6297384A (ja) | 半導体レ−ザ装置 | |
| JPS6190489A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6179288A (ja) | 半導体レーザ | |
| JPS61276284A (ja) | 埋込型半導体レ−ザの製造方法 | |
| JPH0338081A (ja) | 半導体レーザの製造方法 | |
| JPS62229892A (ja) | 半導体装置およびその製法 | |
| JPS6142184A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS60130882A (ja) | 半導体レ−ザ装置 | |
| JPS5858831B2 (ja) | 半導体発光装置の製造方法 |