JPS60213045A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60213045A
JPS60213045A JP7035784A JP7035784A JPS60213045A JP S60213045 A JPS60213045 A JP S60213045A JP 7035784 A JP7035784 A JP 7035784A JP 7035784 A JP7035784 A JP 7035784A JP S60213045 A JPS60213045 A JP S60213045A
Authority
JP
Japan
Prior art keywords
silicon
electrode
electrode contact
dioxide layer
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7035784A
Other languages
English (en)
Inventor
Motoo Nakano
元雄 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7035784A priority Critical patent/JPS60213045A/ja
Publication of JPS60213045A publication Critical patent/JPS60213045A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (岨発明の技術分野 本発明は半導体装置の電極形成方法に関する。
1b)、技術の背景 集積回路等各種半導体装置の微細化に伴い、電極形成も
微細な制御が可能で、かつ段差被覆の良筆1図は従来例
による電極形成を示す珪素基板の断面図である。
第1図ta)においては、珪素基板1の上に被着された
二酸化珪素層2に電極コンタクト窓3を従来のウェット
・エツチングにより開け、この窓を覆って電極形成用の
導電層としてアルミニウム層4を被着した状態を示す。
図示されるように、段差部3においてアルミニウム層に
深い襞が入り、これが配線断線の誘因となる。。
第1図(b)においては前記段差被覆を改善するため、
二酸化珪素層2に気相成長(CVD)により形成された
燐を含むものを用い、溶融して段差部3の肩をなだらか
にして、アルミニウム層4を被着した状態を示す。
このような方法によると、第1図(blのように段差被
覆が改善できても、ウェット・エツチングにより二酸化
珪素層2に微細な電極コンタクト窓3を開けることは難
しい。また微細加工が可能なりアクティブ・イオン・エ
ツチング(RI E)を使用して、コンタクト窓3を開
けたとしても、段差部改善のための燐を含む二酸化珪素
層2を溶融するときに高温を必要とするため、この処理
によって拡散領域が深くなり微細加工上問題を生じる。
従って現在では微細素子形成には種々の方法が用いられ
ているが、その1例としてつぎの第2図の方法が用いら
れる。
第2図は他の従来例によるMO3素子の電極形成を示す
半導体基板の断面図である。
図において、珪素基板21としてp型珪素基板を用いる
。22は素子領域を画定するフィールド酸化領域、23
はゲート酸化膜、24はゲート電極を形成する多結晶珪
素層、25はソースまたはドレイン領域を示す。
この方法は、電極形成部に窒化珪素層を被着し、これを
耐酸化マスクとして珪素基板を酸化して電極形成部以外
の部分に絶縁層を形成するものである。
第2図(a)において、ソースまたはドレイン電極を形
成するために、珪素基板21上全面に窒化珪素層26を
二酸化珪素層27を介してCVD法により被着する。
第2図(b)において、電極形成部を残してRIEによ
り、パターニングする。RIEは異方性で、1方向にし
かエツチングが進まないため窒化珪素層26と二酸化珪
素層27はシャープな段差部であるゲート24の側面に
残ってしまう。
第2図(clにおいて、窒化珪素層26を耐酸化マスク
膜として、珪素基板を酸化し二酸化珪素層28を被着す
る。この場合開口部の二酸化珪素層28の肩はなめらか
な形状をもつ。
第2図(dlにおいて、窒化珪素層26と二酸化珪素層
27を除去して、電極コンタクト窓を開口する。このと
きゲート24の側面に残った窒化珪素層26と二酸化珪
素層27も同時に除去され二酸化珪素層28に孔ができ
短絡事故を引き起こすという欠点を生じる。
第2図(elにおいて、ソースまたはドレインの電極と
して、前記電極コンタクト窓を覆ってアルミニウム層2
9を被着する。
以上で電極形成の工程を終わる。
さらにこの方法によると、つぎのような欠点を有する。
i、CVD窒化珪素層26は一般に清浄度が比較的に低
いため、珪素基板に界面準位ができたり、あるいは後工
程の熱処理で珪素基板に不純物が入り込むおそれがある
ii、窒化珪素層26は極めて硬く、これに密着した珪
素基板に、熱膨張係数の差による歪により結晶転位を発
生しゃすい。
これらを防止するため、極めて薄い500人程度の二酸
化珪素層27を緩衝(パッド)層として窒化珪素層26
の下に敷いてこれらの影響を緩和するようにしている。
しかし二酸化珪素層27を窒化珪素層26の下に敷くこ
とによりつぎのような欠点を有する。
即ち前記fc)の酸化工程において、酸素が二酸化珪素
層27の側面より入り込み、窒化珪素層26の周辺直下
に断面形状が第3図(以下の図において、第2図と同一
番号は同一対象を示す)に示される所謂バーズビークと
呼ばれる嘴のような断面形状をした二酸化珪素層28が
形成され、電極窓の開口寸法(A)は所望の値より小さ
くなり、微細化加工には不利となる。
(d)3発明の目的 本発明の目的は従来技術の有する上記の欠点を除去し、
微細な電極コンタクト窓が容易に開口でき、かつ該窓側
面が傾斜をもち段差被覆の良い絶縁膜を介して、接触抵
抗の小さい電極形成が可能な製造方法を提供することに
ある。
(e)0発明の構成 上記の目的は、半導体基板に窒素イオンを選択的に注入
して耐酸化領域とする工程と、該耐酸化領域以外の該基
板表面を酸化する工程と、該耐酸化領域上に導電層を形
成する工程とを有する本発明による半導体装置の製造方
法により達成される。
本発明によれば、耐酸化性を有する窒化珪素の形成を、
電極コンタクト部のみに限定し、エツチングによるパタ
ーン形成を不必要にする。そのため窒化珪素の形成をイ
オン注入で行う。窒素の導入量はSi、N4を形成する
程多くはなく、10′5〜10”cm−”程度で十分の
耐酸化性が得られる。また導入量が10”clm−”以
下の場合は、後の酸化工程における熱処理により窒素を
珪素基板より完全に除去できる。このように窒素の導入
量と熱処理条件を適宜に選んで窒素を珪素基板より除去
できる。
また窒素は完全に除去されなくても電極の接触抵抗は大
きくならず、その他の悪影響もない。
(f)0発明の実施例 第4図は本発明の一実施例を示すMOS素子の電極形成
を示す珪素基板の断面図である。
第4図(alにおいて、リソグラフィ工程を用いて、通
常の方法により形成されたソースまたはドレイン領域2
5上の電極コンタクト部を除いて、厚さ5000〜80
00人のフォトレジスト30を被着する。つぎに窒素イ
オン(N゛)を20keνのエネルギでI Xl01b
c+w−”注入する。
珪素中への窒素イオンのプロジェクション・レインジ(
R2)は20keνのエネルギで430人である。図の
領域25中の斜線は注入領域を表している。
第4図(blにおいて、フォトレジスト30を除去し、
珪素基板を950℃で30分間ウェット酸化をする。電
極コンタクト部を除いて、厚さ100OA程度の二酸化
珪素層28を形成する。二酸化珪素層28の電極コンタ
クト開口部の肩は図示されるようになめらかな形状を有
している。電極形成部25の珪素中に注入した窒素がま
だ多量に残っているときには二酸化珪素層28をマスク
にして珪素を300〜500人工ッヂングすれば良い。
つぎにソースまたはドレインの電極として、前記電極コ
ンタクト開口部を覆ってアルミニウム層29を被着する
以上で電極形成の工程を終わる。
第5図は本発明の他の実施例を示すMOS素子の電極形
成を示す半導体基板の断面図である。
図は第4図(a)に対応する工程を、フォーカスト・イ
オン・ビーム(FIB)により、窒素イオンの注入を行
う方法である。FIBは窒素イオン・ビームを集束し、
所定の大きさのスポットにしてから位置制御を行い、電
極コンタクト部のみに注入するものである。
(g)3発明の効果 以上詳細に説明したように本発明によれば、微細な電極
コンタクト窓が容易に開口でき、かつ該窓側面が傾斜を
もち段差被覆の良い絶縁膜を介して、接触抵抗の小さい
電極形成が可能な製造方法を提供することができる。
【図面の簡単な説明】
第1図、第2図、第3図は従来例によるMOS素子の電
極形成を示す半導体基板の断面図、第4図、第5図は本
発明の実施例を示すMOS素子の電極形成を示す半導体
基板の断面図である。 図において、21は珪素基板、22はフィールド酸化領
域、23はゲート酸化膜、24はゲート、25はソース
またはドレイン領域、26は窒化珪素層、27.28は
二酸化珪素層、29はアルミニウム層、30はフォトレ
ジストを示す。 第3図 革4因 芋50

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に窒素イオンを選択的に注入して耐酸化領域
    とする工程と、該耐酸化領域以外の該基板表面を酸化す
    る工程と、該耐酸化領域上に導電層を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
JP7035784A 1984-04-09 1984-04-09 半導体装置の製造方法 Pending JPS60213045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7035784A JPS60213045A (ja) 1984-04-09 1984-04-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7035784A JPS60213045A (ja) 1984-04-09 1984-04-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60213045A true JPS60213045A (ja) 1985-10-25

Family

ID=13429095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7035784A Pending JPS60213045A (ja) 1984-04-09 1984-04-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60213045A (ja)

Similar Documents

Publication Publication Date Title
US5739574A (en) SOI semiconductor device with low concentration of electric field around the mesa type silicon
JPH0451071B2 (ja)
JPS6037775A (ja) 集積回路構成体の製造方法
JPS61145868A (ja) 半導体装置の製造方法
JPH06326090A (ja) 集積回路の素子分離方法
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US5780347A (en) Method of forming polysilicon local interconnects
JPS60213045A (ja) 半導体装置の製造方法
JPH0316150A (ja) 半導体素子の製造方法
JPS62290147A (ja) 半導体装置の製法
JPH01295438A (ja) 半導体装置の製造方法
KR100489586B1 (ko) 반도체소자의접합부형성방법
JPS60134472A (ja) 半導体装置製造方法
KR19990053223A (ko) 반도체 소자의 게이트 산화막 형성 방법
JPH01239867A (ja) 絶縁膜上半導体の形成方法
JPS62219562A (ja) 埋込絶縁層型のsoi素子
KR100253344B1 (ko) 반도체 메모리의 콘택홀 형성방법
JPS632349A (ja) 半導体装置の製造方法
JPS60134473A (ja) 半導体装置製造方法
JPH01145831A (ja) 半導体集積回路とその製造方法
JPS63170922A (ja) 配線方法
JPS59124737A (ja) 半導体集積回路の素子間分離方法
JPS60111471A (ja) 半導体装置
JPH01122167A (ja) 半導体装置の製造方法
JPH01117365A (ja) 半導体記憶装置の製造方法