JPS6020955Y2 - semiconductor equipment - Google Patents

semiconductor equipment

Info

Publication number
JPS6020955Y2
JPS6020955Y2 JP1977032590U JP3259077U JPS6020955Y2 JP S6020955 Y2 JPS6020955 Y2 JP S6020955Y2 JP 1977032590 U JP1977032590 U JP 1977032590U JP 3259077 U JP3259077 U JP 3259077U JP S6020955 Y2 JPS6020955 Y2 JP S6020955Y2
Authority
JP
Japan
Prior art keywords
region
emitter
base
insulator
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1977032590U
Other languages
Japanese (ja)
Other versions
JPS53127870U (en
Inventor
滋 福田
良男 中島
康昌 馬場
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP1977032590U priority Critical patent/JPS6020955Y2/en
Publication of JPS53127870U publication Critical patent/JPS53127870U/ja
Application granted granted Critical
Publication of JPS6020955Y2 publication Critical patent/JPS6020955Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【考案の詳細な説明】 本考案は半導体装置、とくにベース領域の中に形成した
エミッタ領域をリング状にしたトランジスタの構造に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device, and particularly to a transistor structure in which an emitter region formed in a base region is ring-shaped.

トランジスタのエミッタ領域をリング状に形成したいわ
ゆるリングエミッタトランジスタが開発された。
A so-called ring emitter transistor, in which the emitter region of the transistor is formed in a ring shape, has been developed.

この種トランジスタは、コレクタ領域上に形成したベー
ス領域の中に、該ベース領域よりも深さが浅くかつ平面
形状が環状をなすエミッタ領域を複数個形威し、これら
エミッタ領域を互いに接続して電気的に等価なトランジ
スタユニットを並列集積化して弔電カニニットの高速性
を保存したまま大電力化を図っている。
This type of transistor has a plurality of emitter regions shallower in depth than the base region and having an annular planar shape in a base region formed on a collector region, and these emitter regions are connected to each other. By integrating electrically equivalent transistor units in parallel, we are attempting to increase the power while preserving the high speed of the Souden Kaninit.

各トランジスタユニットは、電気的にはほぼ等価に形成
されてはいるものの、これらは完全に等価な特性を有し
ていない。
Although the transistor units are formed to be electrically approximately equivalent, they do not have completely equivalent characteristics.

そこで普通は各ユニットのエミッタ領域とエミッタ電極
との間に安定化抵抗を挿入し、各ユニットを均一動作さ
せる。
Therefore, a stabilizing resistor is usually inserted between the emitter region and the emitter electrode of each unit to ensure uniform operation of each unit.

第1図は従来形のトランジスタユニットの一部を切断し
た斜視図である。
FIG. 1 is a partially cutaway perspective view of a conventional transistor unit.

図中1′はN型のシリコン半導体基板でコレクタ領域で
ある。
In the figure, 1' is an N-type silicon semiconductor substrate and is a collector region.

2′は該コレクタ領域1′上に形成したP型のベース領
域、3′はベース領域2′内に円環状に形成されたN+
型のエミッタ領域、4′は二酸化シリコン(Sin2)
からなる絶縁物層、5′はエミッタ領域3′の上部に円
環状に形成された安定化抵抗で、不純物をドープし所定
の抵抗値を有するN型の多結晶シリコン層からなり、絶
縁物層4′にあけられた窓6′を通してエミッタ領域3
′と電気的に接続している。
2' is a P-type base region formed on the collector region 1', and 3' is an N+ type annular region formed in the base region 2'.
The emitter region of the mold, 4' is silicon dioxide (Sin2)
5' is a stabilizing resistor formed in an annular shape above the emitter region 3', and is made of an N-type polycrystalline silicon layer doped with impurities and having a predetermined resistance value. Emitter region 3 through window 6' drilled in 4'
’ is electrically connected to.

7′は安定化抵抗5′上に被着した二酸化シリコン(S
in2)からなる絶縁物層、8′は安定化抵抗5′と絶
縁物層7′上に被着したエミッタ電極であり、該エミッ
タ電極8′は安定化抵抗5′を通じてエミッタ領域3′
と電気的に接続している。
7' is silicon dioxide (S) deposited on the stabilizing resistor 5'.
8' is an emitter electrode deposited on the stabilizing resistor 5' and the insulating layer 7', and the emitter electrode 8' is connected to the emitter region 3' through the stabilizing resistor 5'.
is electrically connected to.

9′はベース領域2′に設けたベース電極である。9' is a base electrode provided in the base region 2'.

上述の如き構成を有する従来のトランジスタユニットは
、エミッタ領域3′の側面のエミッタベ−ス間接合容量
が比較的に大きいという欠点があるほか、所定の抵抗値
を得るため、安定化抵抗5′がベース領域2′上にまで
広く延びている。
The conventional transistor unit having the above-mentioned configuration has the disadvantage that the emitter-base junction capacitance on the side surface of the emitter region 3' is relatively large. In addition, in order to obtain a predetermined resistance value, the stabilizing resistor 5' It extends widely onto the base region 2'.

このためエミッタ電極とベース領域間にMO3容量が生
じ、前記接合容量と合せてこれら容量がトランジスタユ
ニットの高周波特性をいちじるしく阻害する。
Therefore, an MO3 capacitance is generated between the emitter electrode and the base region, and together with the junction capacitance, these capacitances seriously impede the high frequency characteristics of the transistor unit.

本考案は上述の如き従来の欠点を改善せんとするもので
、その目的は円環状に形成されたエミッタユニットを複
数並列接続したトランジスタにおいて、各トランジスタ
ユニットのエミッタ・ベース間の静電容量を小さくする
ことにある。
The present invention aims to improve the above-mentioned conventional drawbacks, and its purpose is to reduce the capacitance between the emitter and base of each transistor unit in a transistor in which a plurality of ring-shaped emitter units are connected in parallel. It's about doing.

その目的のために、本考案は一導電型を有しコレクタ領
域として作用する半導体基板の一生表面に、該基板と逆
の導電型を有するベース領域と、該ベース領域内部にあ
って該領域よりも深さが浅くかつ平面的形状が環状をな
す上記基板と同一導電型のエミッタ領域とを備え、エミ
ッタ領域とエミッタ電極間を安定化抵抗で接続してなる
トランジスタにおいて、環状のエミッタ領域内側を絶縁
物で形成するとともに、エミッタ領域と該絶縁物上に安
定化抵抗層を積層し該安定化抵抗層上に絶縁物を介して
エミッタ電極金属層を積層して該安定化抵抗層とエミッ
タ電極金属層とを電気的に接続したことを特徴とするも
ので、以下実施例をあげてさらに詳細に説明する。
For that purpose, the present invention includes a semiconductor substrate having one conductivity type and acting as a collector region, on the surface thereof, a base region having a conductivity type opposite to that of the substrate, and a base region located inside the base region and extending from the region. In a transistor comprising an emitter region of the same conductivity type as the substrate, which has a shallow depth and an annular planar shape, and connects the emitter region and the emitter electrode with a stabilizing resistor, the inner side of the annular emitter region is A stabilizing resistor layer is laminated on the emitter region and the insulator, and an emitter electrode metal layer is laminated on the stabilizing resistor layer via the insulator to form the emitter electrode. It is characterized in that it is electrically connected to a metal layer, and will be described in more detail below with reference to examples.

第2図は、本考案の実施例を示す図面で、シリコン半導
体基板上に土岐した複数個のトランジスタユニットのう
ち、2個のトランジスタユニットの中央部分を切断した
部分的な断面図である。
FIG. 2 is a diagram illustrating an embodiment of the present invention, and is a partial cross-sectional view of the central portion of two transistor units among a plurality of transistor units formed on a silicon semiconductor substrate.

同図中、1はN型のシリコン(Si)半導体基板で、コ
レクタ領域である。
In the figure, 1 is an N-type silicon (Si) semiconductor substrate, which is a collector region.

2はコレクタ領域1の上に形成されたP型のベース領域
である。
Reference numeral 2 denotes a P-type base region formed on the collector region 1.

ベース領域2内には、該ベース領域2よりも深さが浅く
、かつ平面的形状が環状をなすN+型のエミッタ領域3
が形成されている。
Inside the base region 2, an N+ type emitter region 3 having a depth shallower than the base region 2 and having an annular planar shape is provided.
is formed.

4は環状をなすN+型のエミッタ領域3の内側に形成さ
れた二酸化シリコン(SiO□)からなる絶縁物で、ベ
ース領域2を貫通してコレクタ領域にまで、達している
An insulator 4 made of silicon dioxide (SiO□) is formed inside the annular N+ type emitter region 3, and extends through the base region 2 to reach the collector region.

5はエミッタ領域3と絶縁物4の上に被着した多結晶シ
リコンからなる安定化抵抗層である。
5 is a stabilizing resistance layer made of polycrystalline silicon deposited on the emitter region 3 and the insulator 4;

安定化抵抗層5の上には二酸化シリコン(Sin2)か
らなる絶縁物層6が被着され、さらに絶縁物層6の上に
アルミニウム(A1)からなるエミッタ電極7が被着さ
れる。
An insulating layer 6 made of silicon dioxide (Sin2) is applied onto the stabilizing resistance layer 5, and an emitter electrode 7 made of aluminum (A1) is applied onto the insulating layer 6.

そしてエミッタ電極7は絶縁物層6に設けられた窓8を
通して安定化抵抗層5とオーミック接触している。
The emitter electrode 7 is in ohmic contact with the stabilizing resistance layer 5 through a window 8 provided in the insulator layer 6.

なお、コレクタ領域1、ベース領域2、エミッタ領域3
、絶縁物4、安定化抵抗層5、絶縁物層6、エミッタ電
極7をもってトランジスタユニットU1を構成している
Note that collector region 1, base region 2, emitter region 3
, an insulator 4, a stabilizing resistance layer 5, an insulator layer 6, and an emitter electrode 7 constitute a transistor unit U1.

トランジスタユニットU1の隣りには、これと全く同−
構成を有するトランジスタユニットU2が形成されてお
り、図示されてはいないが、コレクタ領域1を構成する
基板の上にはこのようなトランジスタユニットがマトリ
ック状に複数個配列されている。
Next to the transistor unit U1, there is a
Although not shown, a plurality of such transistor units are arranged in a matrix on the substrate constituting the collector region 1.

なお、第2図において、トランジスタユニットU□とU
2の間には、ベース電極9が設けられる。
In addition, in FIG. 2, transistor units U□ and U
A base electrode 9 is provided between the electrodes 2 and 2.

上記の如き構成を有するトランジスタユニットは、円環
状のエミッタ領域の内側に絶縁物4を設けたので、その
内側はベース領域2と接触していない。
In the transistor unit having the above configuration, the insulator 4 is provided inside the annular emitter region, so that the inside thereof is not in contact with the base region 2.

また、安定化抵抗層5はエミッタ領域上にのみ配設され
ているので、ベース領域2との間でMO3容量を形成す
るようなことはない。
Further, since the stabilizing resistance layer 5 is provided only on the emitter region, no MO3 capacitance is formed between it and the base region 2.

さらに窓8以外の部分では、エミッタ電極7と安定化抵
抗層5の間に絶縁物層6が介在しているため、この部分
でMO3容量が形成される。
Furthermore, since the insulating layer 6 is interposed between the emitter electrode 7 and the stabilizing resistance layer 5 in the portion other than the window 8, an MO3 capacitor is formed in this portion.

従って高周波成分に対してはMO3容量が並列列に入る
から入力抵抗が小さくなり、入力電力の損失が小さい。
Therefore, for high frequency components, the MO3 capacitor is connected in parallel, so the input resistance is small and the input power loss is small.

一方直流戊分は安定化抵抗のみを流れねばならないから
局部的電流集中に対する安定化効果は不変である。
On the other hand, since the DC component must flow only through the stabilizing resistor, the stabilizing effect against local current concentration remains unchanged.

上記実施例は、安定化抵抗層5を環状のエミッタ領域3
と絶縁物4の上に被着してその平面的形状を円形とした
が、安定化抵抗層5を、窓8を中心として90°の方向
あるいは1200の方向に放射状の安定化抵抗層を形成
してもよい。
In the above embodiment, the stabilizing resistance layer 5 is formed into an annular emitter region 3.
The stabilizing resistor layer 5 was deposited on the insulator 4 to have a circular planar shape, but the stabilizing resistor layer 5 was formed to form a stabilizing resistor layer radial in the 90° direction or 1200° direction with the window 8 as the center. You may.

なお、絶縁物4をベース領域2内に形成する場合、いわ
ゆるLOGO3(Local 0xidation o
fSilican)法を用いて形成するとよい。
Note that when forming the insulator 4 in the base region 2, so-called LOGO3 (Local Oxidation
It is preferable to form using the fSilican method.

また、エミッタ領域3を形成する場合も、あらかじめベ
ース領域2内に上記LOCO3法で絶縁物4を形成した
後、安定化抵抗層として用いるドープド多結晶シリコン
を被着し、該ドープド多結晶シリコンからベース領域内
に不純物を拡散してエミッタ領域を形成すると、安定化
抵抗層とエミッタ領域が同時に形成されて工程上有利で
ある。
Also, when forming the emitter region 3, after forming the insulator 4 in the base region 2 in advance by the LOCO3 method, doped polycrystalline silicon to be used as a stabilizing resistance layer is deposited, and the doped polycrystalline silicon is When the emitter region is formed by diffusing impurities into the base region, the stabilizing resistance layer and the emitter region are formed at the same time, which is advantageous in terms of process.

以上詳細に説明したように、本考案は、環状に形成され
たエミッタ領域の内側に絶縁物を設けたので、エミッタ
領域の内側面の接合容量が無くなる。
As described in detail above, in the present invention, since the insulator is provided inside the annularly formed emitter region, the junction capacitance on the inner surface of the emitter region is eliminated.

また、安定化抵抗層が従来の如くベース領域上に被着さ
れていないので、従来の如くエミッタ・ベース間のMO
3容量がほとんどない。
In addition, since the stabilizing resistance layer is not deposited on the base region as in the conventional case, the MO between the emitter and the base
3 There is almost no capacity.

このため、従来型のものに比べ、ベース・エミッタ間の
静電容量が非常に小さくなったため、高周波特性がいち
じるしく改善された。
As a result, the capacitance between the base and emitter is much smaller than that of the conventional type, resulting in significantly improved high-frequency characteristics.

そのほか、本考案はエミッタ電極と安定化抵抗層との間
に絶縁物層が介在腰エミツダ電極と安定化抵抗層との間
にMO3容量が形成され、これが高周波に対する側路容
量となるので、高周波に対する入力損失が少なくなる。
In addition, in the present invention, an insulating layer is interposed between the emitter electrode and the stabilizing resistance layer, and an MO3 capacitance is formed between the emitter electrode and the stabilizing resistance layer, which becomes a bypass capacitance for high frequencies. input loss is reduced.

また、前記従来の構造では、ベース引出し抵抗Rbb’
を小さくするためにエミッタ領域の幅を小さくしても、
安定化抵抗の幅はある値が必要であるためエミッタベー
ス間のMO3容量は増してしまう。
Furthermore, in the conventional structure, the base pull-out resistance Rbb'
Even if we reduce the width of the emitter region to reduce
Since the width of the stabilizing resistor needs to be a certain value, the MO3 capacitance between the emitter and base increases.

しかしながら本考案によれば、MO3容量が増すことは
なくしかも所定の安定化抵抗値が容易に得られるため、
更にエミッタ領域の幅を小さく出来、その結果エミッタ
直下の横方向ベース抵抗が小さくなるので、エミッタ・
ベース接合が均一に動作するようになり、順方向、逆方
向共に破壊耐量が向上するという効果もある。
However, according to the present invention, the MO3 capacity does not increase and a predetermined stabilizing resistance value can be easily obtained.
Furthermore, the width of the emitter region can be made smaller, resulting in a smaller lateral base resistance directly under the emitter, so the emitter region can be reduced.
There is also the effect that the base bonding operates uniformly and the breakdown resistance is improved in both the forward and reverse directions.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のトランジスタユニットの一部ヲ切断して
示した斜視図、第2図はシリコン半導体基板上に形成し
た複数個のトランジスタユニットのうち、2個のトラン
ジスタユニットの中央部分を切断して示した部分的な断
面図である。 図中、1はコレクタ領域、2はベース領域、3はエミッ
タ領域、4は絶縁物、5は安定化抵抗層、6は絶縁物層
、7はエミッタ電極、9はベース電極、UoおよびU2
はトランジスタユニットを示す。
Figure 1 is a partially cutaway perspective view of a conventional transistor unit, and Figure 2 is a partially cut away perspective view of two transistor units formed on a silicon semiconductor substrate. FIG. In the figure, 1 is a collector region, 2 is a base region, 3 is an emitter region, 4 is an insulator, 5 is a stabilizing resistance layer, 6 is an insulator layer, 7 is an emitter electrode, 9 is a base electrode, Uo and U2
indicates a transistor unit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 一導電型を有しコレクタ領域として作用する半導体基板
の一生表面に、該基板と逆の導電型を有するベース領域
と、該ベース領域内部にあって該領域よりも深さが浅く
かつ平面的形状が環状をなす上記基板と同一導電型のエ
ミッタ領域とを備え、エミッタ領域とエミッタ電極間を
安定化抵抗で接続してなる半導体装置において、環状の
前記エミッタ領域の内側を貫通する絶縁物を形成し、該
絶縁物上と前記エミッタ領域上とに安定化抵抗層を積層
し、該安定化抵抗層上に絶縁物層を介してエミッタ電極
金属層を積層して該安定化抵抗層とエミッタ電極金属層
とを電気的に接続したことを特徴とする半導体装置。
A base region having a conductivity type opposite to that of the substrate on the surface of a semiconductor substrate having one conductivity type and acting as a collector region, and a base region having a shallower depth than the region and having a planar shape inside the base region. In a semiconductor device comprising an annular emitter region of the same conductivity type as the substrate, and a stabilizing resistor connecting the emitter region and an emitter electrode, an insulator is formed to penetrate inside the annular emitter region. A stabilizing resistor layer is laminated on the insulator and the emitter region, and an emitter electrode metal layer is laminated on the stabilizing resistor layer with an insulator layer interposed therebetween. A semiconductor device characterized by electrically connecting a metal layer.
JP1977032590U 1977-03-17 1977-03-17 semiconductor equipment Expired JPS6020955Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977032590U JPS6020955Y2 (en) 1977-03-17 1977-03-17 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977032590U JPS6020955Y2 (en) 1977-03-17 1977-03-17 semiconductor equipment

Publications (2)

Publication Number Publication Date
JPS53127870U JPS53127870U (en) 1978-10-11
JPS6020955Y2 true JPS6020955Y2 (en) 1985-06-22

Family

ID=28886369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977032590U Expired JPS6020955Y2 (en) 1977-03-17 1977-03-17 semiconductor equipment

Country Status (1)

Country Link
JP (1) JPS6020955Y2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49106777A (en) * 1973-02-09 1974-10-09
JPS49117770A (en) * 1973-03-17 1974-11-11

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49106777A (en) * 1973-02-09 1974-10-09
JPS49117770A (en) * 1973-03-17 1974-11-11

Also Published As

Publication number Publication date
JPS53127870U (en) 1978-10-11

Similar Documents

Publication Publication Date Title
JPS6292659U (en)
JPS6020955Y2 (en) semiconductor equipment
US4125853A (en) Integrated circuit transistor
JPS6155775B2 (en)
US3736478A (en) Radio frequency transistor employing high and low-conductivity base grids
JPS6020954Y2 (en) semiconductor equipment
JPS5916414B2 (en) semiconductor equipment
JPS584468B2 (en) thyristor
JP2925169B2 (en) Bipolar transistor
JPS5855651Y2 (en) semiconductor equipment
JPS61208871A (en) Horizontal transistor device
JPS5823476A (en) Transistor
JPS5914670A (en) Transistor
JPH01228157A (en) Semiconductor device
JPS62183177A (en) Semiconductor device
JPS61288467A (en) Semiconductor device and manufacture thereof
JPS59188970A (en) Semiconductor device
JPH05259177A (en) Bipolar transistor
JPH05259176A (en) Bipolar transistor
JPS634679A (en) Manufacture of electrostatic induction type semiconductor device
JPH0462927A (en) Semiconductor device
JPH04350962A (en) Semiconductor integrated circuit
JPS6036104B2 (en) Semiconductor integrated circuit device
JPS5679469A (en) Semiconductor device and its preparing method
JPS63164462A (en) Semiconductor device