JP2925169B2 - Bipolar transistor - Google Patents
Bipolar transistorInfo
- Publication number
- JP2925169B2 JP2925169B2 JP19594689A JP19594689A JP2925169B2 JP 2925169 B2 JP2925169 B2 JP 2925169B2 JP 19594689 A JP19594689 A JP 19594689A JP 19594689 A JP19594689 A JP 19594689A JP 2925169 B2 JP2925169 B2 JP 2925169B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- bipolar transistor
- conductivity type
- impurity concentration
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 本発明は、バイポーラ型トランジスタの構造に関する
ものである。The present invention relates to a structure of a bipolar transistor.
従来、バイポーラ型トランジスタとしては第1図の断
面構造図に示すごときものが一般である。Conventionally, as a bipolar transistor, a transistor as shown in the sectional view of FIG. 1 is generally used.
第1図において、1はN-型からなる半導体基体、2は
P型半導体でベース層となる第1の領域、3はN+型半導
体でエミッタ層となる第2の領域、4はベース電極、5
はエミッタ電極である。In Figure 1, 1 is N - consists type semiconductor substrate, the first region 2 is comprised of a base layer P-type semiconductor, 3 second region serving as an emitter layer with N + type semiconductor, the base electrode 4 , 5
Is an emitter electrode.
また、図示しないが下部にコレクタ電極を有してい
る。第1図において、バイポーラ型トランジスタの重要
特性であるスイッチング時間、耐圧、電流増幅率
(hFE)は第1の領域2と第2の領域3の深さや不純物
濃度等の形成条件に密接な関係がある。例えば、耐圧を
上げるためには、第1の領域2を深くする必要がある
が、これによりhFEやスイッチング時間については特性
値が悪化する。また、hFEを高くするには、第1の領域
2と第2の領域3間の距離aを狭くする必要があるが、
これにより、耐圧は低下する。また、スイッチング時間
の短縮のためには白金、金などの重金属の拡散による手
段がとられているが、拡散のコントロールが困難な上、
hFEが低下する欠点がある。本発明は簡単な構造によ
り、他の重要なトランジスタ特性を低下させることな
く、スイッチング特性を向上するバイポーラ型トランジ
スタの構造を提供することを目的とする。また、スイッ
チング特性、耐圧、hFEを共に向上するバイポーラ型ト
ランジスタの構造もあわせて提供する。Although not shown, a collector electrode is provided below. In FIG. 1, the switching time, breakdown voltage, and current amplification factor (h FE ), which are important characteristics of the bipolar transistor, are closely related to the formation conditions such as the depth and impurity concentration of the first region 2 and the second region 3. There is. For example, in order to increase the withstand voltage, the first region 2 needs to be deepened, but this degrades the characteristic values of hFE and switching time. To increase hFE , it is necessary to reduce the distance a between the first region 2 and the second region 3,
As a result, the breakdown voltage decreases. In addition, in order to shorten the switching time, measures are taken by diffusion of heavy metals such as platinum and gold, but it is difficult to control the diffusion,
There is a disadvantage that hFE decreases. SUMMARY OF THE INVENTION It is an object of the present invention to provide a bipolar transistor structure having a simple structure and improved switching characteristics without deteriorating other important transistor characteristics. In addition, the present invention also provides a bipolar transistor structure that improves switching characteristics, breakdown voltage, and hFE .
次に、本発明を第2図の実施例である断面構造図によ
り説明する。第1図と同一符号は同一部分を示している
が、N-型の半導体基体1はN+型の半導体バルク上にエピ
タキシアル層により形成されている。また、第1の領域
2はP+型からなる深い部分とP型からなる浅い部分から
形成されている。6は半導体基体1の上に複数個形成さ
れた第1の領域2の間に分離して形成したP-型からなる
第3の領域であり、第3の領域6は第1の領域2の不純
物濃度より低くする。エミッタ電極5は絶縁膜7を介し
て、エミッタとなる第2の領域3と第3の領域6のP-型
半導体を電気的に接続するため、アルミ等の金属により
形成する。第3の領域6により、オン時において、注入
された小数キャリアは急速に引き抜かれて、消滅し、結
果としてスイッチング特性のオフ時間(ts)を短縮でき
る。また、それぞれの、第1の領域2の周辺部は深さ
を、中央部より浅くし、周辺部の不純物濃度は中央部よ
り低くしている。これにより、第1の領域2の浅い周辺
部でベース幅が狭くなり、かつ、低不純物濃度となるた
め、電流増幅率(hFE)を高くすることができると共
に、第1の領域2の深い中央部でパチスルーを防止し、
高耐圧を実現した。Next, the present invention will be described with reference to the sectional structural view of the embodiment shown in FIG. Although the same reference numerals as those in FIG. 1 indicate the same parts, the N − type semiconductor substrate 1 is formed of an epitaxial layer on an N + type semiconductor bulk. The first region 2 is formed of a deep portion made of P + type and a shallow portion made of P type. Reference numeral 6 denotes a third region made of a P − -type, which is formed separately between the plurality of first regions 2 formed on the semiconductor substrate 1. Lower than the impurity concentration. The emitter electrode 5 is formed of a metal such as aluminum to electrically connect the P − -type semiconductor in the second region 3 and the third region 6 serving as the emitter via the insulating film 7. The third region 6, at the time on, the injected minority carriers is withdrawn rapidly disappear as a result can be shortened off-time of the switching characteristics (t s). The depth of the peripheral portion of each first region 2 is smaller than that of the central portion, and the impurity concentration of the peripheral portion is lower than that of the central portion. As a result, the base width is reduced in the shallow peripheral portion of the first region 2 and the impurity concentration is low, so that the current amplification factor (h FE ) can be increased and the deep region of the first region 2 can be deepened. Prevents crackling in the center,
High withstand voltage has been achieved.
従って、第3の領域6の形成により、スイッチング特
性を改善し、更に、第1の領域2の深さを局部的に深く
形成するか、または不純物濃度の高い部分を設けること
を併用することにより、耐圧及びhFEの改善も改善し得
る。Therefore, the switching characteristics are improved by forming the third region 6, and furthermore, the depth of the first region 2 is locally increased, or a portion having a high impurity concentration is used in combination. , Breakdown voltage and hFE can also be improved.
実験例によれば、従来構造によるVCEO450〜500V、hFE
6〜10、ts1〜2μsecのバイポーラ型トンランジスタを
第2図の構造により、VCEO450〜500V、hFE20〜30、ts0.
3〜0.5μsecに改善することができた。According to experimental examples, V according to the prior structure CEO 450~500V, h FE
6-10, the structure of the bipolar Tonranjisuta of t s 1~2μsec Figure 2, V CEO 450~500V, h FE 20~30 , t s 0.
It could be improved to 3 to 0.5 μsec.
本発明の実施において、半導体の導電型を相対的に転
換することは自由であり、また、他の特性改善の手段、
例えば、ガードリング構造、フィールドプレート構造、
EQR構造等、種々の改善構造と併用し得るものである。
更に、各導電型の形成においても、拡散法、インプラ法
など製造プロセスは必要に応じて、任意に選択し得るも
のである。その他の材料の変換、構造の変形、部分的付
加についても本発明の要旨の範囲で本権利に含まれるも
のである。In the practice of the present invention, it is free to relatively change the conductivity type of the semiconductor, and other means for improving characteristics,
For example, guard ring structure, field plate structure,
It can be used in combination with various improved structures such as the EQR structure.
Further, in the formation of each conductivity type, a manufacturing process such as a diffusion method or an implantation method can be arbitrarily selected as necessary. The conversion of other materials, modification of the structure, and partial addition are also included in the present right within the scope of the present invention.
以上のごとく、スイッチング特性を改善し、あわせ
て、耐圧及び電流増幅率の向上をなし得る構造簡単なバ
イポーラ型トランジスタを提供することができ、パワー
用制御素子等に利用して、産業上の効果大なるものであ
る。As described above, it is possible to provide a bipolar transistor having a simple structure capable of improving the switching characteristics and improving the breakdown voltage and the current amplification factor. It is a great thing.
第1図は従来型の断面構成図、第2図は本発明の実施例
を示す断面構成図であり、1は半導体基体、2は第1の
領域、3は第2の領域、4はベース極、5はエミッタ電
極、6は第3の領域、7は絶縁膜、aは指定の距離であ
る。FIG. 1 is a cross-sectional view of a conventional type, and FIG. 2 is a cross-sectional view of an embodiment of the present invention, wherein 1 is a semiconductor substrate, 2 is a first area, 3 is a second area, and 4 is a base. The poles, 5 are emitter electrodes, 6 is a third region, 7 is an insulating film, and a is a specified distance.
Claims (1)
導電型による第1の領域2を複数個形成し、それら第1
の領域2上に第1の領域2より浅い前記一の導電型を有
する第2の領域3を形成し、前記他の導電型で第1の領
域2より低い不純物濃度からなる第3の領域6を第1の
領域2間に分離して形成し、第2の領域3と第3の領域
6を電気的に接続すると共に前記第1の領域2内におい
て、領域の深さを局部的に深く形成するか、又は不純物
濃度の高い部分を設けるようにしたことを特徴とするバ
イポーラ型トランジスタ。A semiconductor device according to claim 1, wherein a plurality of first regions of another conductivity type are formed on a semiconductor layer having one conductivity type.
A second region 3 having the one conductivity type shallower than the first region 2 is formed on the second region 3, and a third region 6 having the other conductivity type and a lower impurity concentration than the first region 2 is formed. Are formed separately between the first regions 2 to electrically connect the second region 3 and the third region 6 and to locally increase the depth of the region in the first region 2. A bipolar transistor, which is formed or provided with a portion having a high impurity concentration.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19594689A JP2925169B2 (en) | 1989-07-28 | 1989-07-28 | Bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19594689A JP2925169B2 (en) | 1989-07-28 | 1989-07-28 | Bipolar transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0360129A JPH0360129A (en) | 1991-03-15 |
JP2925169B2 true JP2925169B2 (en) | 1999-07-28 |
Family
ID=16349604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19594689A Expired - Fee Related JP2925169B2 (en) | 1989-07-28 | 1989-07-28 | Bipolar transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2925169B2 (en) |
-
1989
- 1989-07-28 JP JP19594689A patent/JP2925169B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0360129A (en) | 1991-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001522533A (en) | Silicon carbide field controlled bipolar switch | |
JP3166980B2 (en) | Integrated structure and manufacturing method thereof | |
JP2950025B2 (en) | Insulated gate bipolar transistor | |
JP2925169B2 (en) | Bipolar transistor | |
JP3221673B2 (en) | High voltage semiconductor device | |
JP2622521B2 (en) | Gate cut-off thyristor and manufacturing method thereof | |
US3894891A (en) | Method for making a space charge limited transistor having recessed dielectric isolation | |
JPS62177968A (en) | Gate turn-off thyristor | |
JPH0416443Y2 (en) | ||
JPS6258678A (en) | Transistor | |
EP0621643A1 (en) | Reverse conducting gate turn-off thyristor | |
JPH08241993A (en) | Power switching device | |
JPS62147769A (en) | Gto thyristor | |
JP4302329B2 (en) | Semiconductor device | |
JP3249834B2 (en) | Semiconductor device | |
JP2716785B2 (en) | Lateral bipolar transistor type semiconductor device | |
JPH05121746A (en) | Insulated-gate type field effect transistor | |
JP2679292B2 (en) | Method for manufacturing semiconductor device | |
JPH0691245B2 (en) | Gate turn-off thyristor | |
JP2604793B2 (en) | Semiconductor device | |
JPH02159067A (en) | Gate turn-off thyristor | |
JPS59152666A (en) | Lateral transistor | |
JPS6252967A (en) | Gto thyristor | |
JPH07235546A (en) | Lateral transistor | |
JPS60144968A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080507 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090507 |
|
LAPS | Cancellation because of no payment of annual fees |