JPS60204051A - 割込み優先度制御方式 - Google Patents
割込み優先度制御方式Info
- Publication number
- JPS60204051A JPS60204051A JP5915484A JP5915484A JPS60204051A JP S60204051 A JPS60204051 A JP S60204051A JP 5915484 A JP5915484 A JP 5915484A JP 5915484 A JP5915484 A JP 5915484A JP S60204051 A JPS60204051 A JP S60204051A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupt request
- request signal
- time
- waiting time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、実時間処理システムにおりて中央処理部が実
行する複数の割込み処理に対して、ハードウェアにより
割込み優先度の・ａ理を行うことによって処理優先度を
決定する割込み優先度制御方式に関する。
行する複数の割込み処理に対して、ハードウェアにより
割込み優先度の・ａ理を行うことによって処理優先度を
決定する割込み優先度制御方式に関する。
（従来技術）
従来の割込み優先度制御方式においては、外部から入力
される割込み要求信号の優先度は、接続する場所に対応
して固定的に上位から下位へと決定されて−た。このよ
うな方式においては、上位の優先度を有する割込みが多
数存在した場合には、下位の優先度の割込み処理を実行
する能力が著しく低下し、場合によっては、処理を行う
ことができなくなるとｂう欠点があつた。また、接続に
よって固定的に優先度が決定されるため、実行中に優先
度を変更することはできな−と云う欠点もあった。
される割込み要求信号の優先度は、接続する場所に対応
して固定的に上位から下位へと決定されて−た。このよ
うな方式においては、上位の優先度を有する割込みが多
数存在した場合には、下位の優先度の割込み処理を実行
する能力が著しく低下し、場合によっては、処理を行う
ことができなくなるとｂう欠点があつた。また、接続に
よって固定的に優先度が決定されるため、実行中に優先
度を変更することはできな−と云う欠点もあった。
（発明の目的）
本発明の目的は、外部から入力された許容待ち時間と、
外部から割込みが発生した時点から待たされた時間とを
比較し、多数の割込み要求信号の優先度を決定するとと
くより上記欠点を解決し、複数の割込み要因が存在する
システムの割込み処理を短時間内に有効に行うことがで
きるように構成した割込み優先度制御方式を提供するこ
とにある。
外部から割込みが発生した時点から待たされた時間とを
比較し、多数の割込み要求信号の優先度を決定するとと
くより上記欠点を解決し、複数の割込み要因が存在する
システムの割込み処理を短時間内に有効に行うことがで
きるように構成した割込み優先度制御方式を提供するこ
とにある。
（発明の構成）
本発明による割込み優先度制御方式は入力部と、割込み
要求信号制御部と、割込み優先度決定部と、出力部とを
具備して構成することにより実現したものである。
要求信号制御部と、割込み優先度決定部と、出力部とを
具備して構成することにより実現したものである。
入力部は、複数の割込み要求信号をそれぞれの許容待ち
時間データに対応させて入力するためのものである。
時間データに対応させて入力するためのものである。
割込み要求信号制御部は、入力部からの複数の割込み要
求信号を受付け、肯定の場合には肯定返答を発生するた
めのものである。
求信号を受付け、肯定の場合には肯定返答を発生するた
めのものである。
割込み優先度決定部は、割込み要求信号制御部により発
生した肯定返答を通知されると、外部からの複数の割込
み要求信号が発生した時点からの経過時刻をカウントし
、カウント値と許容待ち時間データとを比較し、カウン
ト値が許容待ち時間データを越えた特定のチャネルに対
してダイナミックに高い優先度を与え、特定のチャネル
に対するチャネル番号を送出するためのものである。
生した肯定返答を通知されると、外部からの複数の割込
み要求信号が発生した時点からの経過時刻をカウントし
、カウント値と許容待ち時間データとを比較し、カウン
ト値が許容待ち時間データを越えた特定のチャネルに対
してダイナミックに高い優先度を与え、特定のチャネル
に対するチャネル番号を送出するためのものである。
出力部は、割込み要求信号制御部により発生した肯定返
答、ならびに割込み優先度決定部により与えられたチャ
ネル番号を外部に送出するためのものである。
答、ならびに割込み優先度決定部により与えられたチャ
ネル番号を外部に送出するためのものである。
（実施例）
以下、図面により本発明の詳細な説明する。
第１図は本発明の一実施例を実現するブロック構成であ
って、１は入力部、２は割込み要求信号制御部、３は割
込み優先度決定部、４は出力部、５〜７は割込み要求信
号線、８〜１０は許容待ち時間データ信号線、１１は割
込み信号線、１２は割込みチャンネル番号信号線である
。入力部ｌは割込み要求信号制御部２、および割込み優
先決定部３に接続されている。割込み要求信号制御部２
は出力部４、および割込み優先度決定部３に接続されて
いる。割込み優先度決定部３は出力部４、および割込み
要求信号制御部２に接続されてｌ、ｎる。
って、１は入力部、２は割込み要求信号制御部、３は割
込み優先度決定部、４は出力部、５〜７は割込み要求信
号線、８〜１０は許容待ち時間データ信号線、１１は割
込み信号線、１２は割込みチャンネル番号信号線である
。入力部ｌは割込み要求信号制御部２、および割込み優
先決定部３に接続されている。割込み要求信号制御部２
は出力部４、および割込み優先度決定部３に接続されて
いる。割込み優先度決定部３は出力部４、および割込み
要求信号制御部２に接続されてｌ、ｎる。
上記装置を動作するには、割込み要求信号線５〜７上の
複数の割込み要求信号を許容待ち時間データ信号線８〜
１０上のそれぞれの許容待ち時間データと対応させて入
力部２に入力し、割込み要求信号線５〜７上の割込み要
求信号を割込み信号制御部２に送出する。この時、許容
待ち時間データ信号線８〜１０上の許容待ち時間データ
は、割込み優先度決定部３に送出される。
複数の割込み要求信号を許容待ち時間データ信号線８〜
１０上のそれぞれの許容待ち時間データと対応させて入
力部２に入力し、割込み要求信号線５〜７上の割込み要
求信号を割込み信号制御部２に送出する。この時、許容
待ち時間データ信号線８〜１０上の許容待ち時間データ
は、割込み優先度決定部３に送出される。
割込み信号制御部２では、送出された割込み要求信号に
対して肯定の返答を外部へ送出する場合には、肯定の返
答を出力部４へ送出すると共に、割込み優先度決定部３
にも送出して外部からの割込み要求発生を通知する。通
知を受けた割込み優先度決定部３では、外部からの割込
み要求発生時点からの経過時刻をカウントし、そのカウ
ント値、つまり待たされている時間と許容待ち時間デー
タとを比較し、待たされている時間が許容待ち時間をオ
ーバーしたチャンネルに対してダイナミックに高い割込
み優先度を与え、そのチャンネル番号を外部へ通知する
ため、出力部４へこれを送出する。出力部４は、割込み
信号制御２の出力と割込み優先度決定部３の出力を外部
に送出する。
対して肯定の返答を外部へ送出する場合には、肯定の返
答を出力部４へ送出すると共に、割込み優先度決定部３
にも送出して外部からの割込み要求発生を通知する。通
知を受けた割込み優先度決定部３では、外部からの割込
み要求発生時点からの経過時刻をカウントし、そのカウ
ント値、つまり待たされている時間と許容待ち時間デー
タとを比較し、待たされている時間が許容待ち時間をオ
ーバーしたチャンネルに対してダイナミックに高い割込
み優先度を与え、そのチャンネル番号を外部へ通知する
ため、出力部４へこれを送出する。出力部４は、割込み
信号制御２の出力と割込み優先度決定部３の出力を外部
に送出する。
このように、割込み優先順位を固定し麿いで、許容待ち
時間と待たされている時間との要素を含んだ優先度を決
定することより、割込み処理が効率的圧実行でき、シス
テム全体の処理能力の向上をはかることができる。
時間と待たされている時間との要素を含んだ優先度を決
定することより、割込み処理が効率的圧実行でき、シス
テム全体の処理能力の向上をはかることができる。
（発明の効果）
以上説明したように本発明によれば、外部から入力され
た許容待ち時間と、外部から割込みが発生した時点から
待たされた時間とを比較し、多数の割込み要求信号の優
先度を決定することにより、実時間処理システムの複数
の割込み要求に対する処理の優先度を決定する場合に、
外部との接続により固定的な優先順位を割当てることに
より生ずる高位の処理で許容待ち時間が大きく、低位の
処理で許容待ち時間が小さい場合のシステム処理速度の
低下を防ぐことができ、随時、許容待ち時間データを付
加することによって割込み優先順位を可変にでき、シス
テム処理能力を向上させることができると云う効果があ
る。
た許容待ち時間と、外部から割込みが発生した時点から
待たされた時間とを比較し、多数の割込み要求信号の優
先度を決定することにより、実時間処理システムの複数
の割込み要求に対する処理の優先度を決定する場合に、
外部との接続により固定的な優先順位を割当てることに
より生ずる高位の処理で許容待ち時間が大きく、低位の
処理で許容待ち時間が小さい場合のシステム処理速度の
低下を防ぐことができ、随時、許容待ち時間データを付
加することによって割込み優先順位を可変にでき、シス
テム処理能力を向上させることができると云う効果があ
る。
第１図は、本発明による割込み優先度制御方式を実現す
るためのブロック構成図である。 １・・・入力部 ２・・・割込み要求信号制御部３・・
・割込み優先度決定部 ４・・・出力部５〜７・・・割
込み要求信号 ８〜１０・・・許容待ち時間データ １１・・・割込み信号 １２・・・割込みチャンネル番号 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
るためのブロック構成図である。 １・・・入力部 ２・・・割込み要求信号制御部３・・
・割込み優先度決定部 ４・・・出力部５〜７・・・割
込み要求信号 ８〜１０・・・許容待ち時間データ １１・・・割込み信号 １２・・・割込みチャンネル番号 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- 複数の割込み要求信号をそれぞれの許容待ち時間データ
に対応させて入力するための入力部と、前記入力部から
の前記複数の割込み要求信号を受付け、肯定の場合には
肯定返答を発生するための割込み要求信号制御部と、前
記割込み要求信号制御部により発生した肯定返答を通知
されると、外部からの前記複数の割込み要求信号が発生
した時点からの経過時刻をカウントし、前記カウント値
と前記許容待ち時間データとを比較し、前記カウント値
が前記許容待ち時間データを越えた特定のチャネルに対
してダイナミックに高し優先度を与え、前記特定のチャ
ネルに対するチャネル番号を送出するための割込み優先
度決定部と、前記割込み要求信号制御部により発生した
前記肯定返答、ならびに前記割込み優先度決定部により
与えられた前記チャネル番号を外部に送出するための出
力部とを具備して構成することにより実現したことを特
徴とする割込み優先度制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5915484A JPS60204051A (ja) | 1984-03-27 | 1984-03-27 | 割込み優先度制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5915484A JPS60204051A (ja) | 1984-03-27 | 1984-03-27 | 割込み優先度制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60204051A true JPS60204051A (ja) | 1985-10-15 |
Family
ID=13105149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5915484A Pending JPS60204051A (ja) | 1984-03-27 | 1984-03-27 | 割込み優先度制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60204051A (ja) |
-
1984
- 1984-03-27 JP JP5915484A patent/JPS60204051A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5943479A (en) | Method for reducing the rate of interrupts in a high speed I/O controller | |
| JP3284311B2 (ja) | データ処理システムにおける通信バス制御装置およびバス制御方法 | |
| EP0454605A2 (en) | Bus request device in a direct memory access (DMA) system | |
| US6754899B1 (en) | Shared memory access controller | |
| JPS60204051A (ja) | 割込み優先度制御方式 | |
| EP0251234B1 (en) | Multiprocessor interrupt level change synchronization apparatus | |
| JP2001092798A (ja) | 負荷分散型マルチプロセッサシステム及び方法 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPS6010383A (ja) | マルチプロセツサシステムにおける負荷分散制御方式 | |
| KR100199029B1 (ko) | 펜티엄 프로세서를 위한 인터럽트 제어기 | |
| JP2842639B2 (ja) | データ転送方式 | |
| KR930005843B1 (ko) | 다중 프로세서 시스템의 다수의 서브 프로세서 제어방법 | |
| JPH064456A (ja) | データ転送制御装置 | |
| JPH06309179A (ja) | 割り込み制御装置 | |
| JPH0342762A (ja) | マルチプロセッサシステムのプロセッサ間通信方法 | |
| JPH05284178A (ja) | データ変換システム | |
| JPH01243158A (ja) | 情報処理装置 | |
| JPS619742A (ja) | 事象管理方式 | |
| JPH02129751A (ja) | バス使用制御装置 | |
| KR19990080251A (ko) | 인터럽트 손실 방지 장치 | |
| JP2001337841A (ja) | タスク制御装置 | |
| JPS60179865A (ja) | 割込み受付け制御方式 | |
| JPH08147175A (ja) | 割り込み制御装置 | |
| JPS6149270A (ja) | マルチプロセツサシステムの入／出力制御方式 | |
| JPH0612367A (ja) | 情報処理装置 |