JPS60197015A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPS60197015A JPS60197015A JP59053764A JP5376484A JPS60197015A JP S60197015 A JPS60197015 A JP S60197015A JP 59053764 A JP59053764 A JP 59053764A JP 5376484 A JP5376484 A JP 5376484A JP S60197015 A JPS60197015 A JP S60197015A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- signal
- oscillator
- initial value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、伝送システムに使用する位相同期発振器に関
する。
する。
（従来技術）
各種の周波′数を必要とし、特定の周波数と位相を一致
させる必要がある信号を取扱うシステムにおいて、例え
ば、第１図に示すようにｆｌ＝ ６４ＫＨｚ、ｆ２＝５
６ＫＨｚ、ｆｌ＝８ＫＨｚの周波数が必要であシ、周波
数ｆ１と周波数ｆ？との立上シ時間の位相を、周波数ｆ
３の立上り時間の位相に一致させる必要があると仮定し
よう。この場合には、位相同期発振器は第２図に示すよ
うに一対の位相同期発振回路から構成され、周波数ｆｌ
＋ｆ！ｙｆ３ を得ていた。
させる必要がある信号を取扱うシステムにおいて、例え
ば、第１図に示すようにｆｌ＝ ６４ＫＨｚ、ｆ２＝５
６ＫＨｚ、ｆｌ＝８ＫＨｚの周波数が必要であシ、周波
数ｆ１と周波数ｆ？との立上シ時間の位相を、周波数ｆ
３の立上り時間の位相に一致させる必要があると仮定し
よう。この場合には、位相同期発振器は第２図に示すよ
うに一対の位相同期発振回路から構成され、周波数ｆｌ
＋ｆ！ｙｆ３ を得ていた。
次に、第２図により従来方式の位相同期発振器の回路の
動作を説明する。第２図において、１゜４．５．１４．
１５はそれぞれ分周器、２，１２はそれぞれ位相比較器
、３．１３はそれぞれ電圧制御形可変発振器である。位
相比較器２と、’ｉｌｌ圧制御形可変発撮器３と２分周
器４と２分周器５とによシ第１の位相同期発振回路が構
成され、位相比較器１２と、電圧制御形可変発振器１３
と２分周器１４と１分周器１５とによシ第２の位相同期
発振回路が構成されている。第２図において、外部から
の入力周波数ｆ 工Ｈ，６４ＫＨｚは分周器１により１
／８に逓降され、８ＫＨｚとなる。８ＫＨｚの信号は第
１の位相同期発振回路の位相比較器２と第２の位相同期
発振回路の位相比較器１２との基準入力周波数となる。
動作を説明する。第２図において、１゜４．５．１４．
１５はそれぞれ分周器、２，１２はそれぞれ位相比較器
、３．１３はそれぞれ電圧制御形可変発振器である。位
相比較器２と、’ｉｌｌ圧制御形可変発撮器３と２分周
器４と２分周器５とによシ第１の位相同期発振回路が構
成され、位相比較器１２と、電圧制御形可変発振器１３
と２分周器１４と１分周器１５とによシ第２の位相同期
発振回路が構成されている。第２図において、外部から
の入力周波数ｆ 工Ｈ，６４ＫＨｚは分周器１により１
／８に逓降され、８ＫＨｚとなる。８ＫＨｚの信号は第
１の位相同期発振回路の位相比較器２と第２の位相同期
発振回路の位相比較器１２との基準入力周波数となる。
ここで、第１の位相同期発振回路について説明すると、
位相比較器２は基準入力周波数信号と。
位相比較器２は基準入力周波数信号と。
電圧制御形可変発振器３から分周されて得られた周波数
８ Ｋ Ｈｚの信号との間で位相な比較し、内入力位相
差を電圧レベルに変換してフィルタに加えている。フィ
ルタの出力は次段の電圧制御形可変発撮器３に出力され
る。電圧制御形可変発振器３では、入力電圧に応じて中
心周波数ｆｏ、４４８ＫＨ２から発振周波数が変化し、
基準入力周波数との間で位相が一致する。
８ Ｋ Ｈｚの信号との間で位相な比較し、内入力位相
差を電圧レベルに変換してフィルタに加えている。フィ
ルタの出力は次段の電圧制御形可変発撮器３に出力され
る。電圧制御形可変発振器３では、入力電圧に応じて中
心周波数ｆｏ、４４８ＫＨ２から発振周波数が変化し、
基準入力周波数との間で位相が一致する。
次に、分周器４は周波数ｆｘ 、 ６４ＫＨｚ ｆ得る
ため、逓降比１／７の分周器となっておシ、その出力周
波数６４ＫＨｚは次段の分周器５によυ周波数’ｓ、
ｒ ８ ＫＨｚの信号を得るためのものである。したが
って、分周器５は逓降比１／８のものである。この周波
数８ＫＨ２の信号は、上記基準入力周波数８ＫＨｚの信
号と共に位相比較器２に加えられる。位相比較器２にお
いては、上記２＠号間で位相の比較が行われる。
ため、逓降比１／７の分周器となっておシ、その出力周
波数６４ＫＨｚは次段の分周器５によυ周波数’ｓ、
ｒ ８ ＫＨｚの信号を得るためのものである。したが
って、分周器５は逓降比１／８のものである。この周波
数８ＫＨ２の信号は、上記基準入力周波数８ＫＨｚの信
号と共に位相比較器２に加えられる。位相比較器２にお
いては、上記２＠号間で位相の比較が行われる。
以上、第１の位相同期発振回路について説明したが、第
２の位相同期発振回路も同様なモードで動作するため、
説明を省略する。
２の位相同期発振回路も同様なモードで動作するため、
説明を省略する。
以上説明したように、従来方式の位相同期発振器におい
て、一対の位相同期発振回路が必要であった。すなわち
、例えば、第′１の位相同期発振回路のループの内部に
どのよう々分周器を挿入しても５６ＫＨ２の所望する周
波数が得られず、逆に第２の位相同期発振回路のループ
の内部にどのような分局手段を挿入しても６４ＫＨｚの
所望する周波数が得られないという欠点がちシ、一対の
位相同期発振回路を必要とするという問題点があった。
て、一対の位相同期発振回路が必要であった。すなわち
、例えば、第′１の位相同期発振回路のループの内部に
どのよう々分周器を挿入しても５６ＫＨ２の所望する周
波数が得られず、逆に第２の位相同期発振回路のループ
の内部にどのような分局手段を挿入しても６４ＫＨｚの
所望する周波数が得られないという欠点がちシ、一対の
位相同期発振回路を必要とするという問題点があった。
（発明の目的）
本発明の目的は、周波数系列が異なる複数の周波数の間
で、所望する周波数と位相を一致させるため、一つの位
相同期発振回路ループを構盛し、このループの任意の出
力から分岐して、位相同期発振回路ループの周波数系列
とは異なった所望する周波数を得るため分周し、同じく
位相同期発振回路ループの任意の出力により所望する周
波数を発生させ、この周波数を初期値設定信号として上
記分周に使用するための分周器の初期設定を実行するこ
とにより上記欠点を除去し、一つの位相同期のみにより
構成した位相同期発振器を提供することにある。
で、所望する周波数と位相を一致させるため、一つの位
相同期発振回路ループを構盛し、このループの任意の出
力から分岐して、位相同期発振回路ループの周波数系列
とは異なった所望する周波数を得るため分周し、同じく
位相同期発振回路ループの任意の出力により所望する周
波数を発生させ、この周波数を初期値設定信号として上
記分周に使用するための分周器の初期設定を実行するこ
とにより上記欠点を除去し、一つの位相同期のみにより
構成した位相同期発振器を提供することにある。
（発明の構成）
本発明による位相同期発振器は少なくとも位相比較器と
電圧制御形可変発振器とを備えたものであって、１個以
上の分局器と、初期値設定回路とを具備して構成したも
のである。１個以上の分周器は電圧制御形可変発振器の
第１の任意の出力点から分岐するだめの第１０分周器を
含み、位相比較器に戻るループを構成するためのもので
ある。
電圧制御形可変発振器とを備えたものであって、１個以
上の分局器と、初期値設定回路とを具備して構成したも
のである。１個以上の分周器は電圧制御形可変発振器の
第１の任意の出力点から分岐するだめの第１０分周器を
含み、位相比較器に戻るループを構成するためのもので
ある。
初期値設定回路は、ループを構成した電圧制御形可変発
振器の第２の任意の出力点から分岐するものである。
振器の第２の任意の出力点から分岐するものである。
上記において、本発明による位相同期発振器は初期値設
定回路の出力によシ第１０分周器の内容を初期値に設定
して位相を一致させるよう構成したものである。
定回路の出力によシ第１０分周器の内容を初期値に設定
して位相を一致させるよう構成したものである。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
第８図は、本発明による位相同期発振器の一実施例を示
すブロック図である。第８図において１〜５は第２図に
おける要素と同様な要素を示す言己号であるが、６は分
周器、７は初期値設定回路である。
すブロック図である。第８図において１〜５は第２図に
おける要素と同様な要素を示す言己号であるが、６は分
周器、７は初期値設定回路である。
第８図において、位相同期発振器の発振回路は入力周波
数ｆ工ｕ を１／Ａに分周するための分周器１と１位相
比較器２と、電圧制御形可変発振器３と、電圧制御形可
変発振器３に接続された第１および第２の分局器４，５
とを具備して成立つ。
数ｆ工ｕ を１／Ａに分周するための分周器１と１位相
比較器２と、電圧制御形可変発振器３と、電圧制御形可
変発振器３に接続された第１および第２の分局器４，５
とを具備して成立つ。
電圧制御形可変発振器３の発振回路の出力信号線は、上
記の位相同期発振回路による周波数系ｌ１３とは異なる
周族数ｆ３を得るための分周器６に接続してあシ、さら
に分周器６によシ得られた所望する周波数によシ初期設
定するための初期値設定回路７にも接続しである。
記の位相同期発振回路による周波数系ｌ１３とは異なる
周族数ｆ３を得るための分周器６に接続してあシ、さら
に分周器６によシ得られた所望する周波数によシ初期設
定するための初期値設定回路７にも接続しである。
次に、実施周波数を参照して第３図に示す位相同期発振
器の動作を説明する。外部からの入力周波数ｆ工Ｎ、６
４ＫＨｚ は分周器１によシ１／８に分周され、この動
作により周波数８ＫＨｚの信号が得られる。この信号は
位相比較器２の基準入力周波数となるものである。一方
、比較されるべき入力周波数は、電圧制御形可変発振器
３の出力周波数ｆｏ 、４４８ＫＨｚから第１および第
２の分周器４，５により１１５６に分周され、周波数ｆ
＜ １８ＫＨｚ の信号となる。そこで、この８ＫＨ２
の信号は位相比較器２に入力される。位相比較器２では
８ＫＨｚの基準入力周波数と９周波数ｆｓ ＋８ＫＨｚ
の上記信号との位相を比較し、位相差を電圧レベルに
変換して次段の電圧制御形見振器３に入力する。電圧制
御形可変発振器３では入力電圧レベルに応じて発振周波
数を変更し、基準入力周波数の位相に一致させている。
器の動作を説明する。外部からの入力周波数ｆ工Ｎ、６
４ＫＨｚ は分周器１によシ１／８に分周され、この動
作により周波数８ＫＨｚの信号が得られる。この信号は
位相比較器２の基準入力周波数となるものである。一方
、比較されるべき入力周波数は、電圧制御形可変発振器
３の出力周波数ｆｏ 、４４８ＫＨｚから第１および第
２の分周器４，５により１１５６に分周され、周波数ｆ
＜ １８ＫＨｚ の信号となる。そこで、この８ＫＨ２
の信号は位相比較器２に入力される。位相比較器２では
８ＫＨｚの基準入力周波数と９周波数ｆｓ ＋８ＫＨｚ
の上記信号との位相を比較し、位相差を電圧レベルに
変換して次段の電圧制御形見振器３に入力する。電圧制
御形可変発振器３では入力電圧レベルに応じて発振周波
数を変更し、基準入力周波数の位相に一致させている。
上記ループを構成することにより分局器４の出力は１／
７に分周され、周波数ｆｉ ｒ ６４ ＫＨｚの信号が
得られる。一方、分周器５の出力は１／８に分周され、
これによって周波数ｆｓ ｖ８ＫＨｚの信号が得られる
。そこで、それぞれ周波数ｆｏ ｒ ｆｓ ｌ ’３の
位相は基準入力周波数の位相と一致する。
７に分周され、周波数ｆｉ ｒ ６４ ＫＨｚの信号が
得られる。一方、分周器５の出力は１／８に分周され、
これによって周波数ｆｓ ｖ８ＫＨｚの信号が得られる
。そこで、それぞれ周波数ｆｏ ｒ ｆｓ ｌ ’３の
位相は基準入力周波数の位相と一致する。
次に、上記周波数系列とは異なる周波数ｆ２ ｒ５６Ｋ
Ｈｚ ’ｅ周波数ｆ３の信器の位相と一致させる方法に
ついて説明する。
Ｈｚ ’ｅ周波数ｆ３の信器の位相と一致させる方法に
ついて説明する。
周波数ｆ２の信号は電圧制御形可変発振器３から分周器
６に与えられ、分周器６により１／８に分周される。こ
れによって、周波数５６ＫＨｚの信号が得られる。ここ
で、分周器６の出力によっては直接、上記ｆ（１＋ｆｌ
ｒ’８との位相の一致がとれないため、初期値設定回
路Ｔからの周波数ｆ４の信号により初期設定を行う。初
期値設定回路Ｔの入力信号は、上記ループ構成された分
周器５の出力から入力周波数ｆｌ 、８ＫＨｚ！受ける
。
６に与えられ、分周器６により１／８に分周される。こ
れによって、周波数５６ＫＨｚの信号が得られる。ここ
で、分周器６の出力によっては直接、上記ｆ（１＋ｆｌ
ｒ’８との位相の一致がとれないため、初期値設定回
路Ｔからの周波数ｆ４の信号により初期設定を行う。初
期値設定回路Ｔの入力信号は、上記ループ構成された分
周器５の出力から入力周波数ｆｌ 、８ＫＨｚ！受ける
。
初期値設定回路７では、入力信号を微分して周波数ｆ４
の初期値設定信号を出力する。
の初期値設定信号を出力する。
上記回路構成を採用することにより、各出力周波数の信
号位相は、第１図に示すような周波数ｆ！の信号位相に
一致する。
号位相は、第１図に示すような周波数ｆ！の信号位相に
一致する。
（発明の効果）
本発明は以上説明したように、周波敬系列が異なる複数
の周波数の間で、所望する周波数と位相を一致させるた
め、一つの位相同期発振回路ループを構成し、このルー
プの任意の出力から分岐して、位相同期発振回路ループ
の周波数系列とは岩なった所望する周波数を得るため分
周し、同じく位相同期発振回路ループの任意の出力によ
り所望する周波数ケ発生させ、この周波数を初期値設定
信号として上記分周に使用するための分周器の初期設定
することにより両者の位相を一致せしめ、一つの位相同
期のみで、簡易、小形、低コストに位相同期発振器を構
成できるという効果がある。
の周波数の間で、所望する周波数と位相を一致させるた
め、一つの位相同期発振回路ループを構成し、このルー
プの任意の出力から分岐して、位相同期発振回路ループ
の周波数系列とは岩なった所望する周波数を得るため分
周し、同じく位相同期発振回路ループの任意の出力によ
り所望する周波数ケ発生させ、この周波数を初期値設定
信号として上記分周に使用するための分周器の初期設定
することにより両者の位相を一致せしめ、一つの位相同
期のみで、簡易、小形、低コストに位相同期発振器を構
成できるという効果がある。
第１図は、位相同期発振器の動作を説明するためのタイ
ムチャートである。 第２図は、従来技術による位相同期発振器のブロック構
成図である。 第８図は、本発明による位相同期発振器のブロック構成
図である。 １．４，５，６，１４，１５拳・・・・分周器２．１２
・・・・・位相比較器 ３．１３・脅・Φ・電圧制御形可変発振器７・・・・・
・・・初期値設定回路 特許出願人 日本電気株式会社 代理人 弁理士 井ノ ロ 壽
ムチャートである。 第２図は、従来技術による位相同期発振器のブロック構
成図である。 第８図は、本発明による位相同期発振器のブロック構成
図である。 １．４，５，６，１４，１５拳・・・・分周器２．１２
・・・・・位相比較器 ３．１３・脅・Φ・電圧制御形可変発振器７・・・・・
・・・初期値設定回路 特許出願人 日本電気株式会社 代理人 弁理士 井ノ ロ 壽
Claims (1)
- 少なくとも位相比較器と電圧制御形可変発振器とを備え
た位相同期発振器であって、前記電圧制御形可変発振器
の第１の任意の出力点から分岐するための第１の分周器
を含み、前記位相比較器に戻るループを構成するための
１個以上の分周器と１前記ループを構成した前記電圧制
御形可変発振器の第２の任意の出力点から分岐する初期
値設定回路とを具備し、前記初期値設定回路の出力によ
り前記第１の分周器の内容を初期値に設定して位相を一
致させるように構成したことを特徴とする位相同期発振
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053764A JPS60197015A (ja) | 1984-03-21 | 1984-03-21 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053764A JPS60197015A (ja) | 1984-03-21 | 1984-03-21 | 位相同期発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60197015A true JPS60197015A (ja) | 1985-10-05 |
Family
ID=12951879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59053764A Pending JPS60197015A (ja) | 1984-03-21 | 1984-03-21 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60197015A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727318A (en) * | 1984-10-04 | 1988-02-23 | Sony/Tektronix Corporation | Apparatus for measuring characteristics of electronic devices |
| EP0303494A2 (en) * | 1987-08-12 | 1989-02-15 | RCA Thomson Licensing Corporation | Clock signal generation system |
| EP1933464A1 (en) * | 2006-12-11 | 2008-06-18 | Silicon Image, Inc. | Adaptive bandwith phase locked loop with feedforward divider |
-
1984
- 1984-03-21 JP JP59053764A patent/JPS60197015A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727318A (en) * | 1984-10-04 | 1988-02-23 | Sony/Tektronix Corporation | Apparatus for measuring characteristics of electronic devices |
| EP0303494A2 (en) * | 1987-08-12 | 1989-02-15 | RCA Thomson Licensing Corporation | Clock signal generation system |
| EP1933464A1 (en) * | 2006-12-11 | 2008-06-18 | Silicon Image, Inc. | Adaptive bandwith phase locked loop with feedforward divider |
| US7602253B2 (en) | 2006-12-11 | 2009-10-13 | Silicon Image, Inc. | Adaptive bandwidth phase locked loop with feedforward divider |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0715322A (ja) | クロック整合回路を有する集積回路と発振器により生成されたクロック出力信号と基準クロック信号とを整合する方法 | |
| JPH042218A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS6096029A (ja) | 信号発生器 | |
| JPH06334559A (ja) | ディジタル方式無線電話機 | |
| US3546617A (en) | Digital frequency synthesizer | |
| JPS60197015A (ja) | 位相同期発振器 | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JP2877185B2 (ja) | クロック発生器 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| KR950007297A (ko) | 위상 동기 루프 및 동작 방법 | |
| JP3147487B2 (ja) | 同期信号発生装置 | |
| SU612417A1 (ru) | Устройство фазовой синхронизации | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH09214336A (ja) | 二重比較形シンセサイザ発振器 | |
| JPS63304720A (ja) | 位相同期化ル−プ回路 | |
| JPS5972234A (ja) | 位相同期発振回路 | |
| JPH07240685A (ja) | 周波数シンセサイザ回路 | |
| JPS60241338A (ja) | 符号・復号器 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPH01154626A (ja) | 位相同期発振回路 | |
| JPH0154894B2 (ja) | ||
| JPH0396129A (ja) | 信号発生装置 | |
| JPH04291819A (ja) | 位相同期ループ回路及び基準信号選択回路 | |
| KR970019086A (ko) | 위상동기시간의 개선을 위한 단일 위상동기루프 회로 및 방법 | |
| JPS61292418A (ja) | 位相同期発振回路 |