JPS60196992A - 半導体レ−ザ装置 - Google Patents
半導体レ−ザ装置Info
- Publication number
- JPS60196992A JPS60196992A JP59053054A JP5305484A JPS60196992A JP S60196992 A JPS60196992 A JP S60196992A JP 59053054 A JP59053054 A JP 59053054A JP 5305484 A JP5305484 A JP 5305484A JP S60196992 A JPS60196992 A JP S60196992A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- groove
- heat sink
- laser element
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体レーザ装置に関するものである。
（従来例の構成とその問題点）
一般に、半導体レーザ素子は、第１図に示したように、
ｎ型半導体基板１上にｎ型クラッド層２、活性層３、Ｐ
型りラッド層４および、ｎ型あるいはｐ型のキャップ層
５の順に結晶成長されているか、若しくは、Ｐ型半導体
基板上にｐ型クラッド層、活性層、ｎ型クラッド層、ｎ
型キャップ層の順に結晶成長されており、一方の面にプ
ラス金属電極６、他方の面にマイナス金属電極７がそれ
ぞれ形成されている。
ｎ型半導体基板１上にｎ型クラッド層２、活性層３、Ｐ
型りラッド層４および、ｎ型あるいはｐ型のキャップ層
５の順に結晶成長されているか、若しくは、Ｐ型半導体
基板上にｐ型クラッド層、活性層、ｎ型クラッド層、ｎ
型キャップ層の順に結晶成長されており、一方の面にプ
ラス金属電極６、他方の面にマイナス金属電極７がそれ
ぞれ形成されている。
また、半導体レーザ素子の大きさは、約３００×３００
Ｘ １００（高さ）μｍの直方体をしており、第２図
に示したよう・に、半導体レーザ素子８が、約１×１Ｔ
ｒｔｎ、高さ５００ ｐ ｍの、Ｓｎ等の融着金属９を
゛表面に付着させたヒートシンク１０の上に、結晶成長
面側が接着されるようにして融着される。
Ｘ １００（高さ）μｍの直方体をしており、第２図
に示したよう・に、半導体レーザ素子８が、約１×１Ｔ
ｒｔｎ、高さ５００ ｐ ｍの、Ｓｎ等の融着金属９を
゛表面に付着させたヒートシンク１０の上に、結晶成長
面側が接着されるようにして融着される。
しかし、このようにして融着される場合、ヒートシンク
１０上の融着金属９の厚さが厚いと、第３図に示したよ
うに溶けた融着金属９が半導体レーザ素子８の側面にま
わり込み、プラス電極６側とマイナス電極７側とが電気
的に短絡することがあった。さらに、ヒートシンク１０
上には接着位置の印がないので、融着時の位置合せが作
業者の技能に頼るしかなく、融着作業が困難であった。
１０上の融着金属９の厚さが厚いと、第３図に示したよ
うに溶けた融着金属９が半導体レーザ素子８の側面にま
わり込み、プラス電極６側とマイナス電極７側とが電気
的に短絡することがあった。さらに、ヒートシンク１０
上には接着位置の印がないので、融着時の位置合せが作
業者の技能に頼るしかなく、融着作業が困難であった。
（発明の目的）
本発明は、上記従来例の欠点を解消したもので電極間短
絡がなく、かつ、融着作業も容易な半導体レーザ装置を
提供するものである。
絡がなく、かつ、融着作業も容易な半導体レーザ装置を
提供するものである。
（発明の構成）
上記目的を達成するために、ヒートシンク上の半導体レ
ーザ素子を融着する部分の周囲に溝を設け、その溝に囲
まれた融着部分の面積が半導体レーザ素子の電極面積よ
り小さく、従って半導体レーザ素子を融着したとき素子
の周辺部が溝の上に若干はみ出すように構成されている
。
ーザ素子を融着する部分の周囲に溝を設け、その溝に囲
まれた融着部分の面積が半導体レーザ素子の電極面積よ
り小さく、従って半導体レーザ素子を融着したとき素子
の周辺部が溝の上に若干はみ出すように構成されている
。
この構成によって、半導体レーザ素子をヒートシンクに
融着する際、側面への融着金属のまわり込みがなく、電
極間の短絡を防ぐことができる。
融着する際、側面への融着金属のまわり込みがなく、電
極間の短絡を防ぐことができる。
また、ピー１〜シンク上における半導体レーザ素子の融
着位置が予め決められているので１位置合せが極めて容
易になる。
着位置が予め決められているので１位置合せが極めて容
易になる。
（実施例の説明）
以下、実施例を説明する。第４図は、本発明の一実施例
を示したもので、１２はヒートシンク１０に設けた溝で
ある。溝１２に囲まれた部分の面積は、その上に融着す
る半導体レーザ素子８の底面（電極面）の面積より小さ
くしである。例えば半導体レーザ素子８を融着したとき
、素子の三方の周辺部がそれぞれ数μｍ程度ずつ溝１２
の上にはみ出すようにしである。
を示したもので、１２はヒートシンク１０に設けた溝で
ある。溝１２に囲まれた部分の面積は、その上に融着す
る半導体レーザ素子８の底面（電極面）の面積より小さ
くしである。例えば半導体レーザ素子８を融着したとき
、素子の三方の周辺部がそれぞれ数μｍ程度ずつ溝１２
の上にはみ出すようにしである。
次に製造方法を示すと、まずヒートシンク■０はシリコ
ン基板からなり、第５図に示したように、シリコン基板
１１上にフォトエツチング法により幅数１０μｍ、深さ
数１０μｍの断面Ｖ字形の溝１２を形成する。その後、
シリコン基板上に、オーミック電極を形成するためにＡ
ｕ等を付着させ、さらに、Ｓｎ等の融着金属９を付着さ
せる。そして、破線Ａ−Ａ’に沿ってシリコン基板１１
を切断する。このようにして作製したヒートシンクｌＯ
を、第６図に示したように、ヒーター１４上に載置して
融着金属９を溶かし、溝１２に囲まれた部分の上に、半
導体レーザ素子８を、その−へき開面１５とヒートシン
ク１０の切断端面１６とが同一面となるようにして載せ
、上から軽く押えて融着する。
ン基板からなり、第５図に示したように、シリコン基板
１１上にフォトエツチング法により幅数１０μｍ、深さ
数１０μｍの断面Ｖ字形の溝１２を形成する。その後、
シリコン基板上に、オーミック電極を形成するためにＡ
ｕ等を付着させ、さらに、Ｓｎ等の融着金属９を付着さ
せる。そして、破線Ａ−Ａ’に沿ってシリコン基板１１
を切断する。このようにして作製したヒートシンクｌＯ
を、第６図に示したように、ヒーター１４上に載置して
融着金属９を溶かし、溝１２に囲まれた部分の上に、半
導体レーザ素子８を、その−へき開面１５とヒートシン
ク１０の切断端面１６とが同一面となるようにして載せ
、上から軽く押えて融着する。
（発明の効果）
以」二説明したように、本発明によれば、半導体。
レーザ素子の三方を囲むように溝を形成したことにより
融着金属が素子側面にまわり込むことがなくなり、従っ
て、正、負電極間の電気的短絡を完全に防止することと
ができる。さらに、ヒートシンク上の素子融着部が予め
決められている１ので、゛融着時の位置合せが極めて容
易で、かつ正確になる利点がある。
融着金属が素子側面にまわり込むことがなくなり、従っ
て、正、負電極間の電気的短絡を完全に防止することと
ができる。さらに、ヒートシンク上の素子融着部が予め
決められている１ので、゛融着時の位置合せが極めて容
易で、かつ正確になる利点がある。
第１図は、半導体レーザ素子の構成を示す斜視図、第２
図は、従来の半導体レーザ装置の斜視図、第３図は、従
来例における、半導体レーザ素子の側面に融着金属がま
わり込んだ状態を示す断面図、第４図は、本発明の一実
施例の構成を示す図で、第４図（ａ）は平面図、第４図
（ｂ）は正面図、第５図は、ヒートシンクの作製方法を
示す平面図、第６図は、半導体レーザ素子とヒートシン
クの融着方法を示す図である。 ８ ・・・半導体レーザ素子、 ９ ・・・融着金属、
ＩＯ・・・ヒートシンク、１１・・・シリコン基板、１
２・・・溝、１３・・ ヒートシンク上の素子融着部。 特許出願人 松下電器産業株式会社 第１図 第２図 ０ 第３図 第４図 （０） 第５図
図は、従来の半導体レーザ装置の斜視図、第３図は、従
来例における、半導体レーザ素子の側面に融着金属がま
わり込んだ状態を示す断面図、第４図は、本発明の一実
施例の構成を示す図で、第４図（ａ）は平面図、第４図
（ｂ）は正面図、第５図は、ヒートシンクの作製方法を
示す平面図、第６図は、半導体レーザ素子とヒートシン
クの融着方法を示す図である。 ８ ・・・半導体レーザ素子、 ９ ・・・融着金属、
ＩＯ・・・ヒートシンク、１１・・・シリコン基板、１
２・・・溝、１３・・ ヒートシンク上の素子融着部。 特許出願人 松下電器産業株式会社 第１図 第２図 ０ 第３図 第４図 （０） 第５図
Claims (1)
- ヒートシンク上の半導体レーザ素子を融着する部分の周
囲に溝を設け、この溝に囲まれた前記部分の面積が半導
体レーザ素子の電極を設けた底面の面積より小さく、前
記底面の周辺部が前記溝の上に若干はみ出すようにして
前記半導体しｉ、ザ素子をヒートシンクの前記部分に融
着してなることを特徴とする半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053054A JPS60196992A (ja) | 1984-03-19 | 1984-03-19 | 半導体レ−ザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053054A JPS60196992A (ja) | 1984-03-19 | 1984-03-19 | 半導体レ−ザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60196992A true JPS60196992A (ja) | 1985-10-05 |
Family
ID=12932140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59053054A Pending JPS60196992A (ja) | 1984-03-19 | 1984-03-19 | 半導体レ−ザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60196992A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0649202A1 (en) * | 1993-10-15 | 1995-04-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor laser and method of manufacturing the same |
-
1984
- 1984-03-19 JP JP59053054A patent/JPS60196992A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0649202A1 (en) * | 1993-10-15 | 1995-04-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor laser and method of manufacturing the same |
| US5604761A (en) * | 1993-10-15 | 1997-02-18 | Toyota Jidosha Kabushiki Kaisha | Layered semiconductor laser having solder laminations and method of making same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006711B1 (ko) | 반도체장치용 리이드프레임의 제조방법과 반도체장치용 리이드프레임 및 수지봉지형 반도체장치 | |
| US6885076B2 (en) | Semiconductor laser device | |
| US5668822A (en) | Integrated semiconductor laser device | |
| KR100378278B1 (ko) | 전자 부품 | |
| JP3022049B2 (ja) | チップ部品型の発光ダイオードの実装方法 | |
| JPS60196992A (ja) | 半導体レ−ザ装置 | |
| US6879027B2 (en) | Semiconductor device having bumps | |
| JPH06310617A (ja) | 半導体レーザ素子用サブマウント | |
| JP2003142509A (ja) | 半導体装置およびその製造方法 | |
| JPH04315486A (ja) | 光電子装置およびその製造方法 | |
| US20220278026A1 (en) | Method for Fabricating a Substrate with a Solder Stop Structure, Substrate with a Solder Stop Structure and Electronic Device | |
| JPH08148623A (ja) | 半導体装置 | |
| JP2503920B2 (ja) | 光半導体装置およびその製造方法。 | |
| JPH0629627A (ja) | 半導体装置 | |
| JPH07307520A (ja) | スタック型半導体レーザ装置の組立て方法 | |
| JPS5946415B2 (ja) | 半導体装置の製造方法 | |
| JPH10229223A (ja) | 熱電素子 | |
| JPH05251827A (ja) | 光半導体素子の実装方法 | |
| JP4810923B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JPS60239086A (ja) | 半導体レーザ装置 | |
| JPS6055687A (ja) | 半導体レ−ザ | |
| JPS6367337B2 (ja) | ||
| JPH0821671B2 (ja) | 半導体装置のリード | |
| JPH0553315B2 (ja) | ||
| JPH0430588A (ja) | 半導体レーザ素子放熱体のサブマウント |