JPS6019671B2 - 半導体装置の製法 - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体装置特に高性能のＰＮＰトランジスタ
を含む半導体集積回路の製法に係わる。

一般に、コンブリメンタリー・バイポーラトランジスタ
を含む半導体集積回路に於ては、互に同程度の性能のＮ
ＰＮトランジスタ及びＰＮＰトランジスタを得ることが
難かしく、通常ＮＰＮトランジスタに比してＰＮＰトラ
ンジスタの性能、すなわち耐圧、電流特性、高周波特性
等が劣る。この為、例えばリニア回路を構成する半導体
集積回路（リニアＩＣ）に於ける高性能化には、高性能
ＰＮＰトランジスタが必要とされる。高性能のＰＮＰト
ランジスタを得るには、ベース及びェミッ夕の不純物濃
度プロフアィルを二重拡散型にするのが望ましいが、半
導体集積回路では他素子との関連から製造が困難とされ
ていた。この点を改善するものとして、先に本出願人は
第１図に示すように二層のェピタキシャル成長層を利用
してＰＮＰトランジスタの特性が向上し得るコンブリメ
ンタリー。

バイポーラトランジスタを含む半導体集積回路を提案し
た。これは、Ｐ形の半導体サブストレィト１上にＮ形の
コレクタ高濃度領域２及び分離用のＮ形領域３を形成し
、且つ領域３内にＰ形のコレクタ高濃度領域４を形成し
同時にＰ形分離領域５を形成して後、例えばＳＩＣ１４
の水素還元によるＮ形の第１のェピタキシャル成長層６
を形成し、次いでＰ形のコレクタ低濃度領域７及び分離
領域８をイオン打込及び拡散処理による所謂イオン注入
法にて形成し、然る後、例えばＳｉ比の熱分解によるＮ
形の第２のヱピタキシャル成長層９を形成して後、Ｎ形
のベース領域１０及びェミッタ領域１１を拡散によって
形成して一方のＰＮＰ休ランジスタＴｒ，を形成し、他
方、Ｐ形のベース領域１２及びＮ形のェミッタ領域１３
を拡散によって形成してＮＰＮトランジスタＴｒ２を形
成して成るものである。１ ４及び１５は夫々同時工程
で形成したコレクタ電極取出用高濃度領域及び分離領域
、Ｃ，，Ｂ，，及びＥ，はＰＮＰトランジスタＴｒ，の
コレクタ電極、ベース電極及びェミッタ電極、Ｃ２，弦
及びＥ２はＮＰＮトランジスタＴｒ２のコレクタ電極、
ベース電極及びェミッタ電極、１６はＳｉ０２等の絶縁
膜よりなる表面安定化膿である。

このような構成によれば、ＰＮＰトランジスタにおいて
は、第２ェピタキシヤル成長層９を介して所謂二重拡散
によってベース領域１０及びェミツタ領域１ １が形成
されるので、ベース中が小となりＩＧＨＺ程度の高い遮
断周波数ｆＴが得られ、同時に電流容量もＩＡ程度を楽
に得られ、又耐圧に関してもベース領域１０を接するコ
レクタ領域７が低濃度であることからベース・コレクタ
間接舎の空乏層が主として低濃度のコレクタ領域７側に
広がりェミツタ領域１１に対するパンチスルーが回避さ
れ、耐圧の改善が図れる等、性能の向上が期待できる。

然し乍ら、この場合にはェピタキシャル成長が２回もあ
り工程が煩雑となり、且つ特に第２ェピタキシャル成長
層９において結晶欠陥の発生する確率が高くなり結晶性
が悪くなり易く、高周波用に不適当となる欠点があった
。一方、第２図に示すように、Ｐ形のコレクタ低濃度領
域７、Ｎ形のベース領域１０及びＰ形のェミッタ領域１
１を所謂三重拡散法にて形成してＰＮＰトランジスタＴ
ｒ，を形成する方法もあり、この場合もベース中が小と
なり高い遮断周波数ｆＴが得られる等の利点があるが、
反面第３図の不純物濃度プロフアィルより明らかなよう
にコレクタ領域７の基体表面部ａでの濃度が高くなる為
にコレクタ・ベース間耐圧が劣化する事、及びコレクタ
高濃度領域４とコレクタ低濃度領域７を連接するために
拡散時間が長くなり全体の不純物濃度プロフアィルを悪
化させる欠点があった。

本発明は、上述の点に鑑み製造工程の簡略化を可能にす
ると共に、耐圧、電流特性、高周波特性等において優れ
た性能を有するＰＮＰトランジスタを含む半導体集積回
路の製法を提供せんとするものである。

以下、第４図を参照して本発明による半導体集積回路の
製法を詳述しよう。

なお本例はＮＰＮトランジスタ及びＰＮＦトランジスタ
を含む半導体集積回路に適用した場合である。本発明に
おいては、先づ第４図Ａに示すように例えば比抵抗が３
〜５０瓜程度のＰ形シリコン半導体サプストレィト２１
を用意し、その一主面上の爾後ＮＰＮトランジスタを形
成すべき部分に対応する位置に例えば不純物濃度１×１
び９／塊程度のコレクタ高濃度領域となるＮ形の埋込み
層２２を拡散によって形成する。

２３はＳｉ０２の如き絶縁層である。

次に、サブストレィト２１の一主面上の爾後ＰＮＰトラ
ンジスタを形成すべき部分に対応する位置に例えば不純
物濃度１×１び８／地程度の分離用領域となるＮ形埋込
み層２４を拡散によって形成し（第４図Ｂ）、続いてＮ
形埋込み層２４内及びＮＰＮトランジスタとＰＮＰトラ
ンジスタとを区分する位置に夫々コレクタ高濃度領域と
なるＰ形埋込み層２５及び分離領域となるＰ形領域２６
を拡散によって形成する（第４図Ｃ）。

Ｐ形埋込み層２５及びＰ形領域２６の不純物濃度は例え
ば１×１び９／塊程度である。然る後、サブストレィト
２１上に例えば２〜５０肌程度のＮ形のェピタキシヤル
成長層２７を形成する。

このェピタキシャル成長は例えばＳＩＣ１４の水素還元
で行うことができる（第４図Ｄ）。次に、イオン注入法
によりェピタキシャル成長層２７内のＰ形埋込み層２５
に対応する位置に高圧加速でボロンィオンを打込み、ド
ライブイン拡散を行ってＰ形埋込み層２５に蓮設しコレ
クタ低濃度領域となるＰ形領域２８を形成する。この場
合のボロンの２重電荷イオンの打込みエネルギーは例え
ば３０皿ｅＶ．イオンの注入量は５×ｌｑ２／地、ピー
ク濃度（約１×１び６／地）の位置（打込位置）Ｒｐは
１．６山である。なお、このとき同時にＰ形分離領域２
６′を形成する（第４図Ｅ）。次に、ェピタキシャル成
長層２７の上面よりＮ形不純物を選択拡散し、低濃度の
Ｐ形領域２８に接してベース領域となるＮ形領域２９を
形成する。この場合、Ｎ形領域２９はその低濃度のＰ形
領域２８との間で形成されるＰＮ接合ドがＰ形領域２８
のピーク濃度の位置Ｒｐより外れた位置、すなわちＰＮ
接合ｔが例えば第５図の不純物濃度プロフアイルに示す
如くピーク濃度の位置Ｒｐより浅い位置、或はピーク濃
度の位置Ｒｐより深い場合には接合ｔがコレクタ高濃度
領域２５に近接しないようにピーク濃度の位置Ｒｐの２
倍の距離（本例では３．２〃）を越えない位置に形成す
るようになす。このＮ形領域２９の表面濃度は、例えば
１×１び８／仇程度となす（第４図Ｆ）。次に、ェピタ
キシャル成長層２７上のＮ形埋込み層２２に対向する位
置に例えば不純物濃度１×１び８／が程度のベース領域
となるＰ形領域３０を形成する（第４図Ｇ）。

次にＰ形不純物を選択拡散し、Ｎ形領域２９内にヱミッ
夕領域となるＰ型領域３１を形成し、同時に低濃度のＰ
形領域２８の周端に接してコレクタ電極取出用に供し得
るＰ形高濃度領域３２及び分離領域２６′に接して分離
領域の一部を構成するＰ形領域２６＾を形成する。

これら各領域３１，３２及び２６″の不純物濃度は例え
ば１×１仲／塊程度とする（第４図Ｈ）。次に、Ｎ形不
純物を選択拡散し、Ｐ形領域３０内にェミッタ領域とな
るＮ形領域３３を、またヱピタキシャル成長層よりなり
コレクタ低濃度領域となるＮ形領域３４内のコレクタ電
極取出用に供するＮ形高濃度領域３５を夫々形成する。

この３３及び３５の不純物濃度は、例えば１×１ぴ０／
泳程度となす（第４図１）。然る後、領域３２，２９及
び３１に夫々ＰＮＰトランジスタのコレクタ電極Ｃ，、
ベース電極Ｂ及びェミッタ電極Ｅ，を形成し、又領域３
５，３０及び３３に夫々ＮＰＮトランジスタのコレクタ
磁極Ｃ２、ベース電極Ｂ２及びェミッタ電極Ｅ２を形成
する。

斯くして、第４図Ｊに示すように分離領域２６、２６′
，２６＾にて区分された第１の島領域内にイオン注入に
よるＰ形領域２８をコレク夕低濃度領域とし、Ｐ形埋込
み層２５をコレクタ埋込み層とし、拡散によるＮ形領域
２９及びＰ形領域３１を夫々ベース領域及びェミッタ領
域をして成るＰＮＰトランジスタＴｒ，が形成され、又
、区分された第２の島領域内にヱピタキシャル成長層よ
りなる領域３４をコレクタ領域とし、拡散によるＰ形領
域３０及びＮ形領域３３を夫々ベース領域及びェミツタ
領域として成るＮＰＮトランジスタが形成されて成る目
的の半導体集積回路を得る。

斯る製法によれば、簡略化された製造工程によって耐圧
、電流増中率ｈＦＥの電流特性、高周波特性の優れた高
性能のＮＰＮトランジスタと共存する同様の高性能のＰ
ＮＰトランジスタが得られる。すなわち、ＮＰＮトラン
ジスタＴｒ２については従来と同様にェピタキシャル成
長による低濃度のコレクタ３４に二重拡散法にて順次ベ
ース３０及びヱミッ夕３３を形成して成る構成を探り既
に高性能トランジスタが得られることが明らかなので説
明を省略するも、ＰＮＰトランジスタＴｒ，に於ては、
ェピタキシャル成長層に対して高圧加速によるイオン注
入によって形成した低濃度のＰ形領域２８をコレクタと
し、この領域２８に対し二重拡散によってベース領域２
９及びェミッタ領域３１が形成されるので、ベース中が
小さくなり高い遮断周波数ｆ，が得られて高周波特性が
向上し、同時にベース領域２９の不純物濃度も比較的に
高いので電流増中率ｈＦＥの電流特性も改善される。又
、耐圧に関してもベース領域２９に接するコレクタ領域
２８が低濃度であり、コレタタ接合ｉｃの空乏層が主と
してコレクタ領域２８側に広がりェミッタ領域３１に対
するパンチスルーが回避され、然もコレクタ接合ｉｃが
２８のピーク濃度の位置Ｒｐを外れた位置、例えば第５
図の不純物濃度プロフアィルに示すようにピーク濃度の
位置Ｒｐより浅い位置に形成されるのでベース領域２９
と接するコレクタ領域２８の濃度が低くなり、且つ表面
部を（第５図参照）でのコレクタ領域２８の濃度も低く
なるのでベース・コレクタ貴耐圧が大中に改善される。
又、１回のェピタキシャル成長層を行って後、ＰＮＰト
ランジスタＴｒ，のコレクタ低濃度領域２８をイオン注
入法によって高圧で形成することにより、例えば第１図
で示した如き２回目のェピタキシャル成長が省略され製
造工程の簡略化が図れると共に、結晶欠陥の発生する確
率が低くなり高周波用に好適となる。

第６図は、本発明の他の例を示すもので、之は低濃度ェ
ミツタ形のＮＰＮトランジスタとＰＮＰトランジスタと
抵抗を含む半導体集積回路に適用した場合である。

之は、先づ第６図Ａに示すように例えば比抵抗が３〜５
０凧のＰ形のシリコン半導体サブストレィト４１を用意
しその１主面上に爾後ＮＰＮトランジスタ及びＰＮＰト
ランジスタを形成すべき部分に対応する位置に夫々高不
純物濃度例えば不純物濃度１×１び８／塊程度のコレク
タ埋込み層となるＮ形領域４２及びＮ形の分離用領域４
３を拡散にて形成する。

４４はＳｉ０２膜の如き絶縁層である。

次に、Ｎ形分離用領域４３内にコレクタ埋込み層となる
高不純物濃度のＰ形領域４５を拡散によって形成すると
共に、同時工程でＮＰＮトランジスタと、ＰＮＰトラン
ジスタと抵抗とを区分する位壇に上方よりみて格子状の
Ｐ形領域４６を形成する（第６図Ｂ）。

次に、サブストレイト４１上に例えば比抵抗が１〜１．
５０仇、厚さ６〜８ｒ程度のェピタキシヤル成長層４７
を形成する。

このェピタキシャル成長層４７は例えばＳＩＣ１４の水
素還元にて行う（第６図Ｃ）。次に、イオン注入法によ
りェピタキシャル成長層４７内のＰ形埋込み層４５に対
応する位置にコレクタ低濃度領域となるＰ形領域４８を
形成する。

この領域４８は例えばボロンイオンを６０皿ｅＶのエネ
ルギーで打込み、然る後拡散処理を行ってＰ形埋込み層
４５に連接して形成し得る。

なお、このイオン注入工程で同時にＰ形分離領域４６′
を形成する（第６図Ｄ）。次に、イオン注入法によって
、選択的にポロンィオンを打込み且つ拡散処理して、Ｐ
形領域４８の周端に連接するコレクタ電極取出用のＰ形
高濃度領域４９、分離領域４６′に連接するＰ形分離領
域４６ｒ、ＮＰＮトランジスタのベース電極取出用のＰ
形高濃度領域５０及び抵抗となるＰ形領域５１を夫々形
成する（第６図Ｅ）。

次に、例えばイオン注入法により鱗イオンを打込み且つ
１１００ｑｏ、６び分の拡散処理を行って低濃度のＰ形
領域４８に接しベース領域となるＮ形領域５２を形成す
る。

ここで、Ｎ形領域５２は第４図の場合と同様にＰ形領域
４８との間で形成されるコレクタ接合上がイオン注入に
よるＰ形領域４８のピーク濃度の位置Ｒｐを外れた位置
に存するよう形成する（第６図Ｆ）。次に、拡散によっ
てＮ形領域５２内にェミッタ領域となるＰ形領域５３を
形成し（第６図Ｄ）、然る後、イオン注入法によってェ
ピタキシャル成長層４７内に選択的にボロンィオンを打
込み且つアニール処理をしてべ−ス電極取出用の領域５
０に穣してベース領域となるＰ形領域５４を埋設する（
第６図Ｈ）。

この場合のボロンィオンの打込みエネルギーは６０皿ｅ
ｖ程度である。次に、Ｐ形領域５４及びベース電極取出
用の領域５０‘こて区分されたェピタキシャル成長層よ
りなるＮ形の低濃度領域５５内に拡散によって例えば不
純物濃度が１×１ぴｏ／地程度のＮ形高濃度領域６６を
形成する。

この場合、領域５６はェミッタ電極取出用に供されると
同時に、低濃度領域５５との闇で領域５５内に於ける少
数キャリャのポテンシャルバリアとなるＬ−日接合ｉ８
を形成する付加領域となるものであり、このＬ−日接合
ｉＢは領域５５及び５４との間で形成される接合ｉｅと
対向してその間の間隔が領域５５内の少数キャリャの拡
散距離よりなる間隔となるように形成し得る。又、この
工程で同時にコレクタ電極取出用のＮ形高濃度領域５７
を形成する（第６図１）。然る後、領域４９，５２及び
５３にＰＮＰトランジスタのコレクタ電極Ｃ，、ベース
電極Ｂ及びェミッタ電極盃，を夫々形成し、又、領域５
７，５０及び５６にＮＰＮトランジスタのコレクタ電極
Ｃ公ベース電極Ｂ２及びェミッタ電極Ｅ２を夫々形成し
、さらに、抵抗領域５１の両端に夫々電極ｔ，及びらを
形成する。斯くして、第６図Ｊに示すよに分離領域４６
，４６′，４６ｒにて区分された第１の島領域内にＰ形
埋込み層４５及びイオン注入よりなるＰ形領域４８をコ
レクタ領域とし、Ｎ形領域５２をベース領域とし、Ｐ形
領域５３をェミッタ領域として成るＰＮＰトランジスタ
Ｔｒ，が形成され、区分された第２の島領域内に埋込み
層４２及びェピタキシャル成長層よりなるＮ形領域５８
をコレクタ領域とし、イオン注入よりなるＰ形領域５４
をべ−ス領域とし、ェピタキシャル成長層よりなりＬ−
日接合ｉＢを有するＮ形低濃度領域５５をェミッタ領域
として成る所謂低濃度ヱミッタ形のＮＰＮトランジスタ
Ｔらが形成され、さらに区分された第３の島領域内にＰ
形領域５１を抵抗体として成る抵抗素子Ｒが形成されて
成る目的の半導体集積回路を得る。

かかる製法によれば、上述の場合と同様に簡略化された
製造工程によって共に高性能のＮＰＮトランジスタ及び
ＰＮＰトランジスタが得られる。

特にＮＰＮトランジスタではェミツタ５５が低不純物濃
度でその領域５５内に少数キャリャに対するポテンシャ
ルバリアｉＢが形成された所謂低濃度ェミツタ形の構造
であるために高電流増中率、高耐圧、周波数特性等にす
ぐれたトランジスタ特性を有する。又、ＰＮＰトランジ
スタについては、第４図の場合と同様に、イオン注入に
よるコレクタ低濃度領域４８が形成され且つベース及び
ェミッタ領域５２及び５３が二重拡散にて形成されるの
で高周波特性、電流特性及び耐圧等に於て優れた特性を
有する。一方、製造時の拡散工程においてＮＰＮトラン
ジスタとＰＮＰトランジスタ間の相互の干渉が排除され
るので共に安定なトランジスタ特性が得られる。

すなわち、ベース及びェミッタ領域を拡散にて形成する
所謂二重拡散型トランジスタ、即ちＰＮＰトランジスタ
Ｔｒ，では、その特性制御（電流増中率ｈＦ耳、高周波
特性等の制御）の最大のパラメータはＤｔ積（Ｄ：不純
物拡散係数、ｔ：拡散の熱処理時間）である。これに対
し低濃度ェミツ夕形トランジスタ、即ちＮＰＮトランジ
スタＴｒ２では特性制御に対するＤｔ積の敏感度は二重
拡散型に比して極めて低い。例えば付加領域５６の拡散
深さが多少バラッキが生じても特性に対する影響は少な
く、又ベース領域５４のベース中等の制御はイオン注入
の制御で独立に行なわれる。従って、例えばＰＮＰトラ
ンジスタに於てはベース領域５２及びェミッタ領域５３
を第６図Ｆ及びＧの拡散領域工程で形成することにより
遮断周波数ｆＴ＝６００ＭＨＺ程度のＰＮＰトランジス
タが得られるが、この場合、第６図Ｇのェミッタ拡散に
おけるポロンのＤｔ積が１×１０‐２仏２程度であり、
一方ＮＰＮトランジスタでの付加領域５６を形成する第
６図１の拡散工程でのボロンのＤｔ積が１×１０‐３仏
２程度であるので、両者のＤｔ積の変動は１０％である
。このため、付加領域５６の拡散工程で偏差が３０％あ
ったとしても、ＰＮＰトランジスタのェミッタ領域５３
に与える偏差は３％以内におさえられる。従ってかかる
ＮＰＮトランジスタＴｔ２とＰＮＰトランジスタＴｒ，
は、互に独立に特性制御が可能となり、高周波用のコン
ブリメンタリー・バイポーラトランジスタを含む半導体
集積回路に応用して好適であり、又必然的に工程数が増
加するコンブリメンタリー・バイポーラトランジスタを
含む半導体集積回路において、工程上のわずかな偏差が
増中これる場合、又は途中で特性の変更を余儀なくされ
る様な設計変更の場合でも、安定した斯種の半導体集積
回路の製造が期待できる。上述せる如く、本発明は簡潔
な工程により高性能のＰＮＰトランジスタを含む半導体
集積回路が得られるもので、例えば高性能のりニャＩＣ
が得られる等、ＰＮＰトランジスタを含む各種半導体集
積回路に適用して好適なちしめるものである。

【図面の簡単な説明】

第１図及び第２図は本発明の説明に供する従来の半導体
装置の例を示す断面図、第３図は第２図の不純物濃度プ
ロフアイル図、第４図は本発明の半導体装置の一例を示
す製造工程順の断面図、第５図は第４図のＰＮＰトラン
ジスタの不純物濃度プロフアイル図、第６図は本発明の
他の例を示す製造工程順の断面図である。 ２１はＰ形の半導体サブストレィト、２５はＰ形のコレ
クタ埋込み層Ｌ ２７はＮ形のェピタキシャル成長層、
２８はイオン注入によるＰ形のコレクタ低濃度領域、２
９はＮ形ベース領域、３０はＰ形ベース領域、３１はＰ
形ェミッタ領域、３３はＮ形ェミツタ領域、３４はＮ形
コレク夕低濃度領域である。 第１図 第２図 第３図 第４図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. １ 一導電形の半導体基体の一主面上の一部に他の導電
   形の分離領域と、同一導電形の埋込領域を形成し、しか
   る後、上記領域上を含んで全面に他の導電形の気相成長
   層を形成し、該気相成長層中でかつ上記埋込領域に達す
   る一導電形のコレクタ層をイオン注入で形成し、該コレ
   クタ層に達しかつこの層のピーク濃度の位置より外れた
   位置にベース・コレクタ接合が形成されるように他の導
   電形のベース領域を形成することを特徴とする半導体装
   置の製法。