JPS60196621A

JPS60196621A - ロ−タリエンコ−ダの波形整形回路

Info

Publication number: JPS60196621A
Application number: JP5237984A
Authority: JP
Inventors: Hideki Yoshitake; 吉武　秀樹
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-03-21
Filing date: 1984-03-21
Publication date: 1985-10-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は工作機械や産業用口？ット等に利用される二相
式ロータリエンコーダの出力波形を整形するだめの波形
整形回路に関するものである。

（従来例の構成とその問題点）従来のロークリエンコーダの出力方式の一つに正弦波或
いは疑似正弦波を出力するものがある。

しかし、この方式ではエンコーダの回転ディスクに面振
れがある場合に出力波形に脈流が重畳されたり、周囲温
度の変化によって出力波形に直流分が重畳されたりする
欠点があった。

（発明の目的）本発明は前記欠点を除去するものであり、脈流や直流分
のない正弦波或いは疑似正弦波出力を得ることを可能に
するロータリエンコーダの波形整形回路を提供すること
を目的とする。

（発明の構成）上記目的を達成するだめに本発明は、互いに９０度の位
相差を有し回転方向によって位相進みが反対になる正弦
波或いは疑似正弦波を出力する二相式ロータリエンコー
ダの二相出力を各々第１及び第２の入力信号とし、前記
第１の入力信号の絶対値を出力する絶対値回路と、前記
絶対値回路の出力を人力とする第１．第２．第３．第４
０ビークデイテクタと、前記第１と第２．第３と第４の
ピークディテクタの出力を人力とする増幅率が外の第１
．第２の差動増幅器と、前記第１．第２の差動増幅器の
出力を各々の入力とする第１．第２のアナログスイッチ
と、ＩＹＪ記第１．第２のアナログスイッチの出力と前
記第１の入力信号を加算し出力信号を出力する加算器と
、ＩＥ’１丁記第１．第２の入力信号と前記絶対値回路
の出力を入力とし、πＪ記第１の人力信号がｊ）　Ｖか
も正のピーク値に達するまでの任意の期間に前記第１の
ピークディテクタの出力をリセットし、次に前記第１の
入力信号がＯｖから負のピーク値に達するまでの任意の
期間に前記第２のピークディテクタの出力をリセットし
、その後順次第３．第４のピークディテクタの出力をリ
セットし、さらに前記第１の入力信号の周期のうち、前
記第１．第２のピークディテクタのリセット信号が出て
いる周期の間前記第２のアナログスイッチ目をオンし、
それ以外の期間は前記第１のアナログスイッチをオンし
、以上のリセット及びスイッチング動作を前記入力信号
の２周期を１周期として行うタイミング・々ルス発生回
路とでロークリエンコーダの波形整形回路を構成したこ
とを特徴とするものである。

（実施例の説明）本発明の一実施例を第１図に各信号の波形を第２図に示
す。

第１図の波形整形回路の入力信号であるＡｓとＢＳは二
相式ロータリエンコーダの出力であり、位相差が９０度
の正弦波又は疑似正弦波で、入力端子１にＡｓを、入力
端子２にＢＳをそれぞれ入力し、絶対値回路４によって
Ａｓの絶ス」値信号ＩＡｓ　ｌを得る。

ｊｉ、Ａｓ　＋　Ｂｓを各々タイミングパルス発生回路
のコン・Ｐレータ１５．１６に人力して得た矩形波出力
をＤフリップフロ、プ１９とエクスクル−７ブＯＲ回路
２０より構成された回路に入力して）３ｓ＋を得る。こ
れにより１３ｓ＋は二相式ロータリエンコーダの回転方
向に関係なり、Ａｓ１に対して９０度位相遅れのある矩
形波となる。

絶対値回路の出力をコン・ぞレータ１７によシあル規準
レベルでコンノ９レートシ、インバータ２２により反転
して出力Ｅを得る。この出力ＥとＡＳ＋・ＢＳｌをイン
バータ２１．２３．２４とＤ７リツプフロ、ゾ１８とＡ
ＮＤ回路２５　、２６　、２７　、２８によって構成す
る論理回路に入力して、第１．第２、第３．第４のピー
クディテクタ６．７，８．９のリセット信号ＲＥＳＩ、
ＲＥＳ２．ＲＥＳ３．ＲＥＳ４ｆ：得る。

ピークディテクタ６　、７　、８　、９に１Ａｓｌ　を
入力し、ＲＥＳＩ　、ＲＥＳ２．ＲＥＳ３．ＲＥＳｌｌ
のタイミングで各々のピークディテクタの出力をリセッ
トすると、各々のピークディテクタの出力は第２図に示
すＳｌ。

Ｓｌ、Ｓ３．Ｓ４の様になり、各信号は、ロータリエン
コーダの入力信号ＡＳのピーク値ｆニア７４周期保持す
る。ＳＩとＳｌ　、Ｓ３とＳ４を各々オペアンプ２９．
３０て構成された増幅度が−Ａの差動増幅器１０．１１
に図示の様に人力すると出力１＋　＝　（ＳＩ　Ｓｌ　
）／２と１２　＝−（Ｓ３　Ｓ４　）／２を得ル。Ｉｌ
＋Ｉ２　を各々１．２　、１３のアナログスイッチに入
力し、Ａｓ２　＋　Ａｓ２のタイミングで各々のアナロ
グスイッチ１２．１３を開閉すると、ＡＳのある−周期
の間の正負のピーク値の絶対値の差の−Ａ倍ｆ：Ａｓの
次の一周期の間保持する信号０１゜０２を得る。そして
オ被アンプ３１．３２で構成される加算器と反転回路１
４によシこの０１＋０２とＡｓとの和を取９反転すると
、Ａｓから直流分又は低周波の脈流骨を除いた出力波形
ＡＳｏを得る事ができる。

（発明の効果）以上、説明したように本発明によれば、二相式ロークリ
エンコーダの正弦波或いは疑似正弦波の出力波形の直流
分、低周波の脈流骨を抑える事かできる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は第１図に
おける各部の信号波形を示す図である。１．２・・・入力端子、３・・・出力端子、４・・・絶
対値回路、５・・・タイミングパルス発生回路、６，７
゜８．９・・・ピークディテクタ、１０　、　＋−１・
・・差動増幅器、１２．１３・・・アナログスイッチ、
１４・・・加算器と反転回路、１５．］、　６　ｓ　１
７・・・コノ・ぐレータ、１８．１９・・・Ｄフリップ
フロップ、２０・・・ＯＲ回路、２１．２２，２３．２
４　・・インノぐ一タ、２５．２６，２７．２８・・・
ＡＮＤ回路、２９，３０゜３１．３２・・・オ梗アンプ
、３３〜５４・・・抵抗器。第２図

Claims

【特許請求の範囲】

互いに９０度の位相差を有し回転方向によって位相進み
が反対になる正弦波或いは疑似正弦波を出カスる二オリ
式ロータリエンコーダの二相出力を各々第１及び第２の
入力信号とし、前記第１の入力信号の絶対値を出力する
絶対値回路と、前記絶対値回路の出力を入力とする第１
．第２．第３゜第４のピークディテクタと、前記第１と
第２．第３と第４のピークディテクタの出力を入力とす
る増幅率がＡの第１．第２の差動増幅器と、前記第１、
第２の差動増幅器の出力を各々の入力とする第１．第２
のアナログスイッチと、前記第１．第２のアナログスイ
ッチの出力と前記第１の入力信号を加算する加算器と、
前記第１．第２の入力信号と前記絶対値回路の出力を入
力とし、前記第１の入力信号がＯＶから正のピーク値に
達するまでの任意の期間に前記第１のピークディテクタ
の出力をリセット信号、次に前記第１の入力信号が０■
から負のピーク値に達するまでの任意の期間に前記第２
のピークディテクタの出力をリセットし、その後順次前
記第３．第４のピークディテクタの出力をリセットし、
さらに前記第１の入力信号の周期のうち、前記第１．第
２のピークディテクタのリセット信号が出ている周期の
間前記第２のアナログスイッチをオンし、それ以外の期
間は前記第１のアナログスイッチをオンし、以上のりセ
ット及びスイッチング動作を前記入力信号の２周期を１
周期として行うタイミング・ぐルス発生回路から成るこ
とを特徴とするロータリエンコーダの出力波形整形回路
。