JPS60194065A - 分子線堆積方法 - Google Patents

分子線堆積方法

Info

Publication number
JPS60194065A
JPS60194065A JP23491584A JP23491584A JPS60194065A JP S60194065 A JPS60194065 A JP S60194065A JP 23491584 A JP23491584 A JP 23491584A JP 23491584 A JP23491584 A JP 23491584A JP S60194065 A JPS60194065 A JP S60194065A
Authority
JP
Japan
Prior art keywords
gas
activated
substrate
heaping
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23491584A
Other languages
English (en)
Inventor
Juichi Shimada
嶋田 寿一
Yoshifumi Katayama
片山 良史
Osamu Kanehisa
金久 修
Toshikatsu Manabe
真辺 俊勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23491584A priority Critical patent/JPS60194065A/ja
Publication of JPS60194065A publication Critical patent/JPS60194065A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は分子線の堆積方法に関するものである。
〔発明の背景〕
従来からアモルファス材料の製造に用いられているグロ
ー放電法やスパッタリング法では、原料から、シリコン
原子、水素原子、シリコンと水素の結合した分子やラジ
カルを生成する領域と、これらの活性化された原料を堆
積して、アモルファス・シリコン薄膜とする堆積部が、
同一空間領域にある。このために、薄膜作成の条件を決
めるパラメータに複雑な相関が生じ、作成条件の最適化
が困難である。
なお、スパッタ法やグロー放電を用いての分子線堆積装
置の代表的な例はJ、L、Vosson、 V、Ker
n著のrThis Film ProcessesJ 
Academic Press、 NewYork (
1978)の第32頁および第342頁に示されている
〔発明の目的〕
本発明はより自由に堆積条件を選択可能とする分子線堆
積装置を提供するものである。
〔発明の概要〕
本方式は、たとえば線源部で活性化されたシリコン原子
、水素原子、シリコンと水素の結合した分子やラジカル
等を真空で結合された堆積部に送って基板上にシリコン
薄膜を形成する方法(活性化分子線堆積法: Acti
vated Mo1ecular BeamDepos
ition : A CT −M B D )である。
本発明は、線源部と堆積部を分離することにより、活性
化された原料の組成2分布、速度およびイオン化の程度
等のパラメータを堆積部の条件とは独立に制御すること
が可能である。一方、堆積部も線源部とは独立に堆積条
件を制御できる。このような方法を取ることにより、ア
モルファス材料薄膜作成条件を従来の方法より広範囲に
変えることができ、新しい組成や微視的な結合構造を有
する薄膜を得ることが可能になる。
本発明の寸法によって良好な非晶質(アモルファス)材
料を得ることができる。
〔発明の実施例および効果〕
アモルファス材料の例としてたとえばアモルファス・シ
リコンがある。こうしたアモルファス材料薄膜の生成法
として、たとえば原料であるシリコンおよび水素を活性
化する線源部とアモルファス材料堆積部を分離し、かつ
両者を真空的に結合する方式が本発明である。
本方式は、第1図にその模式図を示すように、 、原料
活性化室を主要構成要素とする線源部1と清浄真空に保
たれたアモルファス材料堆積部2がそれぞれ独立してか
つ真空系で結合するように構成されていることを特徴と
する。前述したように、このような方式により、線源部
と堆積部の各種の条件を独立して変化させることができ
る。このことを、従来のスパッタリング法でアモルファ
ス・シリコンを堆積する場合と比較して説明する。スパ
ッタリング法は、単結晶又は多結晶のシリコンを水素を
含むアルゴン雰囲気中で高周波放電又は直流放電によっ
てスパッタし、結晶シリコンのターゲットと対向して置
かれた基板上にアモルファス・シリコンを堆積させる。
この場合スパッタされた結果化じるシリコン原子、シリ
コン・イオン。
水素原子H9水素イオンH+、アルゴン・イオンAr”
、電子e−,5iHt SiH2,SiH。
等のラジカルが相互作用しながら、ある速度分布を持っ
て基板に向って進行する。これ等の組成や速度分布が形
成されるアモルファス・シリコンの組成と構造を決定す
る。スパッタリング法では、これ等の内部パラメータを
制御するための外部パラメータとして、水素、アルゴン
の圧力、入力電力、バイアス電圧、収束磁場等を用いる
。しかしながら、実際に制御できる範囲は極めて限られ
ている。例えば、入力電力を増して、薄膜形成速度を上
げようとすると、プラズマによって基板温度が必要以−
ヒに上昇したり、活性化分子の速度を上げるためにアル
ゴン圧力を下げると放電が停止するといった事態が起る
これに対し、本提案の活性化分子堆積法では、上述の基
板温度の上昇や、スパッタリング中の放電停止といった
制約と独立に、活性化分子を生成できるので、内部パラ
メータを広範囲に設定することが可能になる。例えばS
iやHを加速して基板に送り、基板との接着性を良くす
る、水素を減して局所的には極力結晶に近い膜を低温で
得る、結晶体或いはアモルファスと結晶の中間的な特性
の膜を得る等が可能となる。
次に、アモルファス・シリコン堆積部は、線源部に対し
て差動排気により高真空に保つ。基板温度は、線源部と
は独立に設定することができ、さらに線源部で発生した
不要な分子(HtやAr等)は、高速で排気′されるの
で、これら不要な分子による活性化分子の移送に対する
障害がなく、堆積速度の向上が期待できる。
更に、連続生産性に関しては、グロー放電法やスパッタ
リング法では、線源に相当する部分と堆積部分が分離さ
れていないので、放電室全体にアモルファス・シリコン
が付着し、長時間連続して運転することが困難である。
この点、本提案の方法は、線源部と堆積部が分離されて
いるので、堆積部は長期間の連続使用が可能であり、線
源部のみを一定期間ごとに、交換又は清掃すれば良い。
以下、実施例によって更に詳細に説明する。
工 前爵の通り第1図は本発明の活性化分子線堆積法の概要
を示す模式図である。3は主原料活性化室でアモルファ
ス・シリコンの場合、S j−−H4゜5i−F、等の
ガスを導入し活性化又はプラズマ化せしめる放電室、4
は副原料活性化室で、たとえばF2或いはF2 を導入
しこれらのガスを活性化又はプラズマ化せしめる放電室
である。更に5は不純物活性化室で不純物をアモルファ
ス・シリコンに導入する場合、これらの不純物ガス(た
とえばB、HG、PH,等)を導入し、これらのガスを
活性化又はプラズマ化する放電室である。
7.7’ 、7’は各活性化室を真空排気するための排
気部で一般に差動排気が採用される。8゜9.10は各
々電極で、これに電場を印加することによって各活性化
室よりアモルファス材料堆積室に活性化された原料を送
り込むものである。活性化室およびその近傍に活性化さ
れた原料が付着するのを防ぐため活性原料を輸送する方
向に磁場を加えることも有効である。6はアモルファス
材料を堆積させる基板である。
第2図は模式図に示した線源部および堆積部を具体例と
して示したものである。即ち11は原料活性化室17に
対して設けられた電源部で、放電用のRF電源15とD
C電源が設けられている。
ガス導入制御部13より、原料活性化室17に導入され
た原料ガス、副原料ガス、或いは不純物ガスはRF電源
15よりコイル27に印加された入力により放電を発生
させ原料ガスを活性化する。
DC電源16は活性化された原料ガス、たとえばシリコ
ン原子、水素原子、シリコンと水素の結合した分子やラ
ジカル等をドリフト部18を通じて堆積部14に送り込
むための電場を印加するためのものである。たとえばド
リフト部の適切な接地レベルとの間に電圧を印加するこ
とになる。
堆積部14は真空排気可能な容器21内にサンプルホル
ダ22が設けられている。23はシャッタである。24
は堆積される膜厚をモニターするための膜厚モニターで
ある。ドリフト部および堆積部の真空容器18.21の
排気系は19がターホモレギュラーポンプ、20はロー
タリー・ポンプ、29はリーフユニットである。25は
高融点材料を気化するための電子ビーム加熱部、26は
シャッタである。27は真空容器中のガス成分をモニタ
ーするための質量分析器である。
この装置を用いて光導電度の高いアモルファス・シリコ
ン膜を石英板上に堆積する方法について述べる。アモル
ファス・シリコン膜を堆積する石英板として25X25
■、厚さ0.5 mのものを用い、アセトン等の有機溶
射て超音波洗浄した後、希フッ酸で軽くエツチングし、
水洗、乾燥後サンプルホルダ22に取付ける。19.2
0から成る排気系で17.18.21の真空容器を排気
し、10−’Pa以下の真空度とする。ガス導入部13
のシランガス(SiH,)用ニードルバルブを調節して
原料活性化室17のガス圧力を3Paとする。次に水素
で1/100に希釈したPH3ガス用ニードルバルブを
調節して原料活性化室17の圧力を3.3 Paとする
。次に高周波電源15の出力を調節して出力電力を20
Wとする。直流電源16を調節してアース(真空容器)
に対し+250Vに保つ、この様にすると17中にプラ
ズマ放電が起り、ドリフト部18を通じて試料室21内
に種々の活性種が移送される。この場合製膜速度を上げ
るため25の電子ビーム加熱部に結晶シリコンを入れ、
電子ビーム入力5kV100mAで蒸発させる。サンプ
ルホルダ22は250℃に加熱されており、基板上にア
モルファス・シリコン膜が16A/seeの速度に堆積
される。この場合18のドリフト部は0.15 Pa、
21の堆積部は1.2 Xl0−”Paに保たれた。ま
た27の質量分析器で堆積部のガス分析を行うとH9H
,、Si、SiH,SiH,、SiH3゜S i H4
,S i、H,等の原子2分子、ラジカル等が検出され
た。約20分の堆積によって2μmの厚さのアモルファ
ス・シリコン膜が得られた。この様にして作製したアモ
ルファス・シリコン膜は膜中に約3原子%の水素を含み
、400℃程度まで水素は膜中に安定に保持され、電気
的特性も変らない、従来良く用いられているシラン(S
iH,)のグロー放電分解によって作製した特性良好な
膜にくらべて同等以上の光導電度が得られ、しかも本方
法による膜中の水素は、グロー放電法による膜にくらべ
て172〜1/3の量であり、そのため熱的にも極めて
安定な膜となっている。また基板との機械的接着性も極
めて高く、応用上有利である。
以上の説明ではアモルファス・シリコンの形成を例にと
って説明したが、その原料成分をガスとして導入せしめ
得る材料に対しても本分子線堆積装置が適用出来ること
はいうまでもない。
【図面の簡単な説明】
第1図は活性化分子線堆積法を説明する説明図、第2図
は線源部および堆積部の具体例を示す図である。 1・・・m源部、2・・・材料堆積部、3・・・主原料
活性化室、4・・・副原料活性化室、5・・・不純物活
性化室、■ 1 図

Claims (1)

    【特許請求の範囲】
  1. 1、所望材料を堆積させる基板上に、この基板が設けら
    れた雰囲気とは相違する雰囲気中で原料ガスを活性化し
    、この活性化した原料ガス分子線を前記基板に送付し当
    該基板上に当該分子線を堆積せしめることを特徴とする
    分子線堆積方法。
JP23491584A 1984-11-09 1984-11-09 分子線堆積方法 Pending JPS60194065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23491584A JPS60194065A (ja) 1984-11-09 1984-11-09 分子線堆積方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23491584A JPS60194065A (ja) 1984-11-09 1984-11-09 分子線堆積方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13712384A Division JPS6043489A (ja) 1984-07-04 1984-07-04 分子線堆積装置

Publications (1)

Publication Number Publication Date
JPS60194065A true JPS60194065A (ja) 1985-10-02

Family

ID=16978275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23491584A Pending JPS60194065A (ja) 1984-11-09 1984-11-09 分子線堆積方法

Country Status (1)

Country Link
JP (1) JPS60194065A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0291181A2 (en) * 1987-04-21 1988-11-17 The Board Of Trustees Of The Leland Stanford Junior University Plasma reactor for CVD
NL1017849C2 (nl) * 2001-04-16 2002-10-30 Univ Eindhoven Tech Werkwijze en inrichting voor het deponeren van een althans ten dele kristallijne siliciumlaag op een substraat.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5558362A (en) * 1978-10-26 1980-05-01 Matsushita Electric Ind Co Ltd Preparation of thin film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5558362A (en) * 1978-10-26 1980-05-01 Matsushita Electric Ind Co Ltd Preparation of thin film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0291181A2 (en) * 1987-04-21 1988-11-17 The Board Of Trustees Of The Leland Stanford Junior University Plasma reactor for CVD
NL1017849C2 (nl) * 2001-04-16 2002-10-30 Univ Eindhoven Tech Werkwijze en inrichting voor het deponeren van een althans ten dele kristallijne siliciumlaag op een substraat.
WO2002083979A3 (en) * 2001-04-16 2003-04-24 Univ Eindhoven Tech Process and device for the deposition of an at least partially crystalline silicium layer on a substrate
US7160809B2 (en) 2001-04-16 2007-01-09 Technische Universiteit Process and device for the deposition of an at least partially crystalline silicium layer on a substrate

Similar Documents

Publication Publication Date Title
JPS63210099A (ja) ダイヤモンド膜の作製方法
WO1987004470A1 (en) Cubic boron nitride preparation
WO1994019509A1 (en) Film forming method and film forming apparatus
WO1996035640A1 (en) Carbon nitride cold cathode
Weissmantel et al. Ion beam sputtering and its application for the deposition of semiconducting films
EP0104916B1 (en) Depositing a film onto a substrate including electron-beam evaporation
US6730365B2 (en) Method of thin film deposition under reactive conditions with RF or pulsed DC plasma at the substrate holder
JPS60194065A (ja) 分子線堆積方法
JPS6229508B2 (ja)
JPH0420985B2 (ja)
JPH04285154A (ja) 炭素薄膜の作成方法
JP3117663B2 (ja) 多結晶シリコン薄膜の成膜方法
JPS6247472A (ja) 立方晶チツ化ホウ素膜の形成方法
JP2646582B2 (ja) プラズマcvd装置
JPS6176662A (ja) 薄膜形成方法および装置
JP2951564B2 (ja) 薄膜形成方法
JP3196632B2 (ja) 結晶性シリコン膜の形成方法及び装置
JPH01104763A (ja) 金属化合物薄膜の製造方法
JPH05311429A (ja) 薄膜形成装置
JPH02230734A (ja) 薄膜形成装置
JP2562662B2 (ja) アモルフアスシリコン膜の形成方法
JPH05255859A (ja) 薄膜形成装置
JPH048506B2 (ja)
JPH0355549B2 (ja)
JPS628409A (ja) 透明電導性金属酸化物膜の形成方法