JPS6019391A - デ−タ送出制御方式 - Google Patents
デ−タ送出制御方式Info
- Publication number
- JPS6019391A JPS6019391A JP12605783A JP12605783A JPS6019391A JP S6019391 A JPS6019391 A JP S6019391A JP 12605783 A JP12605783 A JP 12605783A JP 12605783 A JP12605783 A JP 12605783A JP S6019391 A JPS6019391 A JP S6019391A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- closing
- temporary storage
- gate
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はディジタル交換機の空間スイッチなどの制御に
係るデータ送出制御方式に関する。
係るデータ送出制御方式に関する。
従来のディジタル交換機の空間スイッチなどでは、空間
スイッチの障害により基板を取り外して修理復旧後にシ
ステムに組み入れるさい、メモリ内容の10“1′1“
データは保ilヒされていないため、このメモリ内容に
従って多重化装置は開閉を行なうので出力側に外乱を与
える可能性かある。このため一般にはシステム的に活線
による基板の挿抜を禁止することでこれに対処していた
。しかし空間スイッチが実装」−およびシステム構成上
からKm断が許されない場合などには活線押抜が必須と
なり、こりよ57.C場合には活腰挿入時の外乱を他装
置へ与えるノIどの欠点がありた。
スイッチの障害により基板を取り外して修理復旧後にシ
ステムに組み入れるさい、メモリ内容の10“1′1“
データは保ilヒされていないため、このメモリ内容に
従って多重化装置は開閉を行なうので出力側に外乱を与
える可能性かある。このため一般にはシステム的に活線
による基板の挿抜を禁止することでこれに対処していた
。しかし空間スイッチが実装」−およびシステム構成上
からKm断が許されない場合などには活線押抜が必須と
なり、こりよ57.C場合には活腰挿入時の外乱を他装
置へ与えるノIどの欠点がありた。
本発明の目的は上記した従来技術の欠点をなくし、基板
を活線挿入しても外乱を個装fkへ与えることなく正常
動作が保赴可能な磯61コを有する空間スイッチなどの
データ送出11tll I11方式を提供するにある。
を活線挿入しても外乱を個装fkへ与えることなく正常
動作が保赴可能な磯61コを有する空間スイッチなどの
データ送出11tll I11方式を提供するにある。
本発明は、多重化装置(マルチプレクサ)と一時記憶装
置を同一の基板に搭載し、」;記一時記憶装置のメモリ
内容に従い多重化装置を開閉してデータ送出する構成を
有1−る装置(IILリテータ送出制御方式において、
基板挿入時にメモリ内容が保証されないので誤って多重
化装置への入力データを出力しないよう多重花装随の出
力側に開閉ゲートを設け、かつこの開閉ゲートを制御す
るための開閉制御用レジスタ()IJ ツブフロップ)
を設けるが、この開閉制御は基板挿入時に開閉制御用レ
ジスタをリセットさせて開閉ゲートを閉成させ、その後
にプログラムにより正常なタイミング時に開閉側011
用レジスタを一ヒツトするオーダを出すか、または一時
記憶装置をプログラムにより初期設定したのちに開閉開
側1用レジスタをセットするようにして開閉ケートを開
放するようにしたデータ送出制御方式である。
置を同一の基板に搭載し、」;記一時記憶装置のメモリ
内容に従い多重化装置を開閉してデータ送出する構成を
有1−る装置(IILリテータ送出制御方式において、
基板挿入時にメモリ内容が保証されないので誤って多重
化装置への入力データを出力しないよう多重花装随の出
力側に開閉ゲートを設け、かつこの開閉ゲートを制御す
るための開閉制御用レジスタ()IJ ツブフロップ)
を設けるが、この開閉制御は基板挿入時に開閉制御用レ
ジスタをリセットさせて開閉ゲートを閉成させ、その後
にプログラムにより正常なタイミング時に開閉側011
用レジスタを一ヒツトするオーダを出すか、または一時
記憶装置をプログラムにより初期設定したのちに開閉開
側1用レジスタをセットするようにして開閉ケートを開
放するようにしたデータ送出制御方式である。
以下に本発明の実施例を第1図ないし第3図により説明
する。
する。
第1図は本発明に′よるデータ送出制御方式σ)一実施
例を示す全体構成フロック図である。第1図において、
1は多重化装置(マルチプレクサ)、2は通常使用時に
は多重化装置1への入力データ用の入力信号線5HWo
〜5IIWnのどれを選択するかをソフトウェアにより
真き込まれる一時記憶装置、6は入力信号線S)IwO
−8HR’nに乗せられたサンプリングされたデータの
タイミングをクロックにより補正するためのりタイミン
グ用ノリツブフロップで、一般にこの1〜5によりディ
ジタル交換機の空間スイッチなどが構成されている。4
は多重化装置1の出力側に設けられた開閉ゲート、5は
開閉ケート4の開閉制御用レジスタ(クリップフロップ
)、6は開閉制御用レジスタ5を正常にオンさせてデー
タを開閉ケート4を通して出力させるタイミング時にソ
フトオーダを解釈するゲート開側)回路、7は開閉制御
用レジスタ5を基板押入時にリセットさせるリセット回
路である。
例を示す全体構成フロック図である。第1図において、
1は多重化装置(マルチプレクサ)、2は通常使用時に
は多重化装置1への入力データ用の入力信号線5HWo
〜5IIWnのどれを選択するかをソフトウェアにより
真き込まれる一時記憶装置、6は入力信号線S)IwO
−8HR’nに乗せられたサンプリングされたデータの
タイミングをクロックにより補正するためのりタイミン
グ用ノリツブフロップで、一般にこの1〜5によりディ
ジタル交換機の空間スイッチなどが構成されている。4
は多重化装置1の出力側に設けられた開閉ゲート、5は
開閉ケート4の開閉制御用レジスタ(クリップフロップ
)、6は開閉制御用レジスタ5を正常にオンさせてデー
タを開閉ケート4を通して出力させるタイミング時にソ
フトオーダを解釈するゲート開側)回路、7は開閉制御
用レジスタ5を基板押入時にリセットさせるリセット回
路である。
この構成で、1〜7を搭載した同一の基板を活線のコネ
クタに挿入すると、電諒の供給をダ゛けるが一時記憶装
置2のメモリ内容は保証されていない。したがってこの
状態で入力信号ffM 5l(W。
クタに挿入すると、電諒の供給をダ゛けるが一時記憶装
置2のメモリ内容は保証されていない。したがってこの
状態で入力信号ffM 5l(W。
〜5)IWnから多重化装@、1への入力データが多重
化装置1かも誤って出力され、この出力はりタイミング
用フリップフロップ3を介して開閉ゲート4の一方に入
力される。このとき開閉制御用レジスタ(フリップフロ
ップ)はリセット回路7によりリセットされていて開閉
ゲート4の他方の入力を禁止し開閉ゲート4を閉成させ
るため開閉ゲート4を通して誤ってデータが出力される
ことはない。その後に正常に開閉制御用レジスタ5をセ
ットさせてデータを開閉ゲート4を通して出力させるタ
イミング時にソフトオーダを解釈するゲート制御回路6
からプログラムにより開閉開側[用レジスタ5をセット
するオーダを出すようにして開閉制御用レジスタ用レジ
スタ5をセットし、これにより開閉ゲート4を開放して
通常使用時のデータを出力させるようにする。
化装置1かも誤って出力され、この出力はりタイミング
用フリップフロップ3を介して開閉ゲート4の一方に入
力される。このとき開閉制御用レジスタ(フリップフロ
ップ)はリセット回路7によりリセットされていて開閉
ゲート4の他方の入力を禁止し開閉ゲート4を閉成させ
るため開閉ゲート4を通して誤ってデータが出力される
ことはない。その後に正常に開閉制御用レジスタ5をセ
ットさせてデータを開閉ゲート4を通して出力させるタ
イミング時にソフトオーダを解釈するゲート制御回路6
からプログラムにより開閉開側[用レジスタ5をセット
するオーダを出すようにして開閉制御用レジスタ用レジ
スタ5をセットし、これにより開閉ゲート4を開放して
通常使用時のデータを出力させるようにする。
第2図は本発明によるデータ送出制御方式の他の実施例
を示す部分構成ブロック図である。
を示す部分構成ブロック図である。
第2図において、第1図と同一符号は同一または相当部
分を示し、第1図の1,2などは省略してあり、8はア
ドレス展開ゲート制御回路である。また第6図は第2図
に省略した一時山口、は装置バ2(第1図)のアドレス
説明図である。
分を示し、第1図の1,2などは省略してあり、8はア
ドレス展開ゲート制御回路である。また第6図は第2図
に省略した一時山口、は装置バ2(第1図)のアドレス
説明図である。
第2図の構成で、基板挿入時にソフトウェアにより第3
図の一時記憶装置2を初期詳定“4るさい、最終アドレ
スを一時記憶装置r+’: 2か受け取った時点でこの
アドレスを用いてアドレス展開ゲート回路8から開閉制
御用レジスタ(ノリノブフロップ)5をセットするオー
ダを出し、これにより開閉ゲート4を開放さぜるように
1ろ。
図の一時記憶装置2を初期詳定“4るさい、最終アドレ
スを一時記憶装置r+’: 2か受け取った時点でこの
アドレスを用いてアドレス展開ゲート回路8から開閉制
御用レジスタ(ノリノブフロップ)5をセットするオー
ダを出し、これにより開閉ゲート4を開放さぜるように
1ろ。
なお他の動作は第1図と同様で′A=)る。
このようにして上記各実施例によれば1、ディジタル交
換機の空間スイッチなどの多取化軟直(マルチプレクサ
)と一時記1.低装置を同一の基板に搭載して一時記憶
装置2のメモリ内容に従い多重化装置を開閉してデータ
送出を行なう装置Nに16いて、多重化装置の出力側に
開閉ゲートを設け、かつこの開閉ゲートを制御する開閉
制σ1j用ンジスタ(フリップフロップ)設け、この開
閉制御用レジスタを基板挿入のさいリセット回路および
ゲート制御回路によりそれぞれリセットおよびセントす
ることにより、基板挿入時に誤って多重化装置への入力
データを出力させるのを確実に防止できる。
換機の空間スイッチなどの多取化軟直(マルチプレクサ
)と一時記1.低装置を同一の基板に搭載して一時記憶
装置2のメモリ内容に従い多重化装置を開閉してデータ
送出を行なう装置Nに16いて、多重化装置の出力側に
開閉ゲートを設け、かつこの開閉ゲートを制御する開閉
制σ1j用ンジスタ(フリップフロップ)設け、この開
閉制御用レジスタを基板挿入のさいリセット回路および
ゲート制御回路によりそれぞれリセットおよびセントす
ることにより、基板挿入時に誤って多重化装置への入力
データを出力させるのを確実に防止できる。
以上の説明のように本発明によるデータ送出制御方式に
よれば、活線にて基板を挿入しても誤って出力すること
がないので他の装置への悪影響を及はさないほか保守面
でも有利となり、ディジタル交換機のを間スイッチの制
御などに広く利用できる。
よれば、活線にて基板を挿入しても誤って出力すること
がないので他の装置への悪影響を及はさないほか保守面
でも有利となり、ディジタル交換機のを間スイッチの制
御などに広く利用できる。
第1図は本発明によるデータ送出制御方式の一実施例を
示す全体構成フロック図、第2図は同じく他の実施例を
示す部1分構成ブロック図、第3図は第1図および第2
図の一時記憶装置のア・ドレス説明図である。 1・・・多重化装置(マルチプレクサ)、2・・・一時
記憶装置、4・・・開閉ゲート、5・・・開閉制御用レ
ジスタ(ノリツブフロップ)、6・・・ゲート制呻回路
、7・・・リセット回路、8・・・アドレス展開ゲート
制(、+1+回路。
示す全体構成フロック図、第2図は同じく他の実施例を
示す部1分構成ブロック図、第3図は第1図および第2
図の一時記憶装置のア・ドレス説明図である。 1・・・多重化装置(マルチプレクサ)、2・・・一時
記憶装置、4・・・開閉ゲート、5・・・開閉制御用レ
ジスタ(ノリツブフロップ)、6・・・ゲート制呻回路
、7・・・リセット回路、8・・・アドレス展開ゲート
制(、+1+回路。
Claims (1)
- 多重化装置と一時記憶装置を同一の基板に搭載し、上記
一時記憶装置のメモリ内容にしたがい多重化装置を開閉
してデータを送出する構成を有する装置のデータ送出開
側1方式において、上記基板を装置に挿入したさい誤っ
て多重化装置道への入力データを出力しないよう作用す
る開閉ゲートおよびその開閉制御用レジスタを多重化装
置の出力側に有するデータ送出制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12605783A JPS6019391A (ja) | 1983-07-13 | 1983-07-13 | デ−タ送出制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12605783A JPS6019391A (ja) | 1983-07-13 | 1983-07-13 | デ−タ送出制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6019391A true JPS6019391A (ja) | 1985-01-31 |
Family
ID=14925563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12605783A Pending JPS6019391A (ja) | 1983-07-13 | 1983-07-13 | デ−タ送出制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6019391A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5853859A (en) * | 1995-07-07 | 1998-12-29 | Kimberly-Clark Worldwide, Inc. | Room temperature latex printing |
-
1983
- 1983-07-13 JP JP12605783A patent/JPS6019391A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5853859A (en) * | 1995-07-07 | 1998-12-29 | Kimberly-Clark Worldwide, Inc. | Room temperature latex printing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0120889B1 (en) | Direct memory access peripheral unit controller | |
US4419737A (en) | Setting device for protective control system | |
JPS6019391A (ja) | デ−タ送出制御方式 | |
UA42887C2 (uk) | Схема керування для енергонезалежного напівпровідникового запам'ятовуючого пристрою | |
JPH0922385A (ja) | データセキュリティ装置および方法 | |
US4623888A (en) | Multi-function control interface circuit | |
US5592650A (en) | Computer apparatus and method for replacing programs between memories by employing protection mechanism with write enable generation scheme | |
JPH0715670B2 (ja) | デ−タ処理装置 | |
JP2743756B2 (ja) | 半導体ディスク装置 | |
JP2775264B2 (ja) | 活線挿抜方法および装置 | |
KR970005035Y1 (ko) | 전원제어회로 | |
JP3525648B2 (ja) | 制御データの書き換え方法及び映像機器 | |
JP2752806B2 (ja) | セル位相乗換回路 | |
JP4174272B2 (ja) | デバイス制御装置 | |
SU1640703A1 (ru) | Устройство дл сопр жени ЭВМ с абонентами | |
SU1277434A1 (ru) | Устройство коммутации абонентских линий | |
JP2582300B2 (ja) | メモリアクセス回路 | |
JPS6027017A (ja) | 端末装置の動作モ−ド設定方式 | |
JP3346318B2 (ja) | パッケージ切替回路 | |
SU1164904A1 (ru) | Устройство распределени сигналов управлени комплектами дл узлов коммутации с программным управлением | |
JPS6024745A (ja) | 信号伝送方法及びその装置 | |
SU1043621A1 (ru) | Устройство дл сопр жени абонентов с цифровой вычислительной машиной | |
JPH06111032A (ja) | マイクロコンピュータ | |
JPS60113392A (ja) | 半導体メモリ装置 | |
JPH05241900A (ja) | コンピュータのプログラム動作確認方式 |