SU1277434A1 - Устройство коммутации абонентских линий - Google Patents
Устройство коммутации абонентских линий Download PDFInfo
- Publication number
- SU1277434A1 SU1277434A1 SU843829836A SU3829836A SU1277434A1 SU 1277434 A1 SU1277434 A1 SU 1277434A1 SU 843829836 A SU843829836 A SU 843829836A SU 3829836 A SU3829836 A SU 3829836A SU 1277434 A1 SU1277434 A1 SU 1277434A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- output
- valve
- information
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Изобретение может быть использовано в автоматических цифровых коммутационных системах с микропроцессорным управлением. Цель изобретени - coкpap eниe :времени установлени соединени абонентских линий. Устройство содержит коммутационное поле (КП) 2 и узел 1 управлени , состо щий из элемента 3 пам ти, двух буферных регистров 4 и 5, клапана 6, генератора 7 тактовых импульсов, двоичного счетчика .8 адреса, коммутатора (к) 9, блока 10 пам ти (БП) и дешифратора 11. Информаци с выхода счетчика 8 через К 9 поступает на адресные входы БП 10, обеспечива последовательное считывание информации из всех чеек пам ти. Дп осуществлени записи информации в БП 10, на его вход записи подаетс сигнал ё с выхода клапана 6. С выходов БП 10 информаци поступает в дешифратор 11 , СП который управл ет работой электронных ключей в КП 2. Цель достигаетс введением клапана 6 и К 9, с помощью которых уменьшаетс врем доступа к чейкам БП 10. 1 ил.
Description
Изобретение -относитс к св зи и может 6ь1ть использовано в автоматических цифровых коммутационных системах с микропроцессорным управлением,
Цель изобретени - сокращение установлени соединени абонентских линий путем уменьшени времени доступа к чейкам блока пам ти.
На чертеже приведена структурна электрическа схема устройства коммутации .абонентских линий.
Устройство коммутации абонентских линий содержит узел 1 управлени , коммутационное поле 2. Узел 1 управлени -содержит элемент 3 пам ти, первый и второй буферные регистры 4и 5, клапан 6, генератор 7 тактовых импульсов , двоичный счетчик 8 адреса, коммутатор 9, блок 10 пам ти, дешифратор 11 .
Устройство коммутации абонентских линий работает следующим образом.
Узел 1 управлени служит дл распределени управл ющих сигналов между различными точками коммутации; коммутационное поле 2 - дл коммутации абонентских линий, первый и второй буферные регистры 4 и 5 - дл запоминани информации, поступающей от микропроцессора; элемент 3 пам ти - дл записи контрольного бита, выдача которого через клапан 6 с инверсным входом разрешает считывание информации из первого и второго буферных регистров 4 и 5 и запись ее в блок 10 пам ти, генератор 7 тактовых импульсов - дл управлени работой дешифратора ,11, клапана 6, двоичного счетчика 8 адреса, коммутатора 9; двоичный счетчик 8 адреса дл последовательного считывани информации из блока 10 пам ти; коммутатор 9 - дл подключени к одному и тому же входу блока 10 пам ти выходов первого буферного регистра 4 и двоичного счетчика 8 адреса; блок 10 пам ти - дл хранени информации об установленных соединени х в коммутационном поле 2; дешифратор 11 - дл дешифрации двоичной информации из блока 10 пам ти и посьшки управл ющего сигнала к соответствующим точкам коммутации коммутационного пол 2.
Под действием импульсов генератора 7 тактовых импульсов переключаетс двоичный счетчик 8 адреса и информаци с его выхода через коммутатор 9, вход которого стробируетс импульсами генератора 7 тактовых импульсов , поступает на первые адресные входы блока 10 пам ти, обеспечивал тем самым последовательное считывание информации из всех чеек пам ти . С выходов блока 10 пам ти информаци поступает на входы дешифратора 11. При наличии на стробирующем входе дешифратора I1 сигнала от генератора 7 тактовых импульсов на соответствующем выходе дешифратора 11 по вл етс импульс, которьй управл ет работой электронных ключей в коммутационном поле 2.
При необходимости установить новое соединение микропроцессор записывает во второй буферный регистр 5 номер абонента, а в первый буферный
регистр 4 - номер временной последот вательности, котора предоставл етс этому абоненту. Контрольный бит, сигнализируюшд й и возможности произведени считывани информации из первого и второго буферных регистров 4 и 5, записываетс в элемент 3 пам ти. Сигнал с выхода элемента 3 пам ти подготавливает к открыванию клапан 6, который открываетс при
0 отсутствии на его инверсном входе сигнала от генератора 7 тактовых импульсов . Сигнал с выхода клапана 6 подаетс на вход записи блока 10 пам ти дл осуществлени записи в него
5 информации, на входы первого и второго буферных регистров 4 и 5 дл осуществлени считывани из них информации и на вход Установка О элемента 3 пам ти, возвраща его в ис0 ходное состо ние.
Таким образом, перезапись информации из второго буферного регистра 5 в блок 10 пам ти происходит по адс ресу, записанному в первом буферном регистре 4 между моментами считывани из блока 10 пам ти. При этом запись новой информации в буферные регистры 4 и 5 может быть произведена
J. сразу же после считывани предыдущей информации в блок 10 пам ти. Максимальное врем задержки записи информации в блок 10 пам ти равно длительности тактового импульса.
55
Форм у л а изобретени
Устройство коммутации абонентских линий, содержащее коммутационное поле , к входам которого подключены выходы узла управлени , состо щего из первого и второго буферных регистров элемента пам ти, генератора тактовых импульсов, двоичного счетчика адреса , блока пам ти и дешифратора, к стробиругощему входу которого и входу двоичного счетчика адреса подключен выход генератора тактовых импульсов, при этом выходы второго буферного регистра подключены к входам данных блока пам ти, выходы которого подключены к входам дешифратора, выходы которого вл ютс выходами узла управлени , отличающеес тем, что, с целью сокращени времени установлени соединени абонентских 34 линий путем уменьшени времени доступа к чейкам блока пам ти, в него введены клапан и коммутатор, выходы которого подключены к адресным входам блока пам ти, к входу записи которого и входам элемента пам ти, первого и второго буферных регистров подключен выход клапана, к пр мому входу которого подключен выход элемента пам ти, при этом выход генератора тактовых импульсов подключен к инверсному входу клапана и стробирующему входу коммутатора, к первым и вторым входам которого подключены соответственно выхода двоичного счетчика адреса и первого буферного регистра .
Claims (1)
- Форм ул а изобретенияУстройство коммутации абонентских линий, содержащее коммутационное по3 ле, к входам которого подключены выходы узла управления, состоящего из первого и второго буферных регистров, элемента памяти, генератора тактовых импульсов, двоичного счетчика адреса, блока памяти и дешифратора, к стробирующему входу которого и входу двоичного счетчика адреса подключен выход генератора тактовых импульсов, при этом выходы второго буферного регистра подключены к входам данных блока памяти, выходы которого подключены к входам дешифратора, выходы которого являются выходами узла управления, отличающееся тем, что, с целью сокращения времени установления соединения абонентских1277434 <линий путем уменьшения времени доступа к ячейкам блока памяти, в него введены клапан и коммутатор, выходы которого подключены к адресным вхо5 дам блока памяти, к входу записи которого и входам элемента памяти, первого и второго буферных регистров подключен выход клапана, к прямому входу которого подключен выход элеΐθ мента памяти, при этом выход генератора тактовых импульсов подключен к инверсному входу клапана и стробирующему входу коммутатора, к первым и вторым входам которого подключены 15 соответственно выходы двоичного счетчика адреса и первого буферного регистра.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843829836A SU1277434A1 (ru) | 1984-12-24 | 1984-12-24 | Устройство коммутации абонентских линий |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843829836A SU1277434A1 (ru) | 1984-12-24 | 1984-12-24 | Устройство коммутации абонентских линий |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1277434A1 true SU1277434A1 (ru) | 1986-12-15 |
Family
ID=21153301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843829836A SU1277434A1 (ru) | 1984-12-24 | 1984-12-24 | Устройство коммутации абонентских линий |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1277434A1 (ru) |
-
1984
- 1984-12-24 SU SU843829836A patent/SU1277434A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4286119,, кл. Н 04 Q 11/04, 1981. Стать Mikrorechnergestenerter Vermiltlungsmodul nach den Zeiteilungsprinzip, H. Petasch, Permneldetechnik, 21. 1981, H. 1, 8-10. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004854B1 (ko) | 반도체 메모리 장치 | |
KR900010561A (ko) | 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법 | |
US4187399A (en) | Call state processor for a time division switching system | |
SU1277434A1 (ru) | Устройство коммутации абонентских линий | |
US4101973A (en) | Random access memory with volatile data storage | |
JPH1027485A (ja) | 不揮発性メモリ装置および不揮発性メモリ装置のためのデータ伝送方法 | |
SU760076A1 (ru) | Устройство для сопряжения1 | |
RU1833857C (ru) | Устройство дл вывода информации | |
SU1310829A1 (ru) | Устройство дл сопр жени источника информации с каналом св зи | |
SU1319077A1 (ru) | Запоминающее устройство | |
SU1695314A1 (ru) | Устройство дл ввода информации | |
SU1476482A1 (ru) | Устройство дл обмена информацией | |
US6421351B1 (en) | Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse | |
SU1474663A2 (ru) | Многоканальное устройство дл сопр жени каналов св зи с ЦВМ | |
US4435620A (en) | Dial pulse delay circuit | |
SU1410049A1 (ru) | Устройство дл обмена данными | |
SU1434443A1 (ru) | Устройство пр мого доступа к пам ти | |
SU1580380A1 (ru) | Устройство дл сопр жени абонентов | |
KR100348218B1 (ko) | 이중데이터율동기식메모리소자 | |
RU2022345C1 (ru) | Устройство сопряжения интерфейсов | |
SU1594555A2 (ru) | Устройство дл сопр жени двух электронно-вычислительных машин | |
RU1815647C (ru) | Перестраиваемое логическое устройство | |
SU1695384A1 (ru) | Репрограммируемое посто нное запоминающее устройство | |
SU1633418A1 (ru) | Устройство управлени доступом к пам ти дл обмена массивами данных в многопроцессорной системе | |
SU1298756A1 (ru) | Устройство дл межмашинного обмена |