JPS6019360A - フアクシミリの復号化回路 - Google Patents
フアクシミリの復号化回路Info
- Publication number
- JPS6019360A JPS6019360A JP58127166A JP12716683A JPS6019360A JP S6019360 A JPS6019360 A JP S6019360A JP 58127166 A JP58127166 A JP 58127166A JP 12716683 A JP12716683 A JP 12716683A JP S6019360 A JPS6019360 A JP S6019360A
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- address
- line
- address counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/417—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding
- H04N1/4175—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding involving the encoding of tone transitions with respect to tone transitions in a reference line
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ファクシミリ復号化回路に関し、ｌ庁に、送
信側において、Ｍｎ （モディファイドリード）方式等
でコ次元符号化された符号化データを、受信側で復号化
するファクシミ＋７４＆置の復号化回路に関する。
信側において、Ｍｎ （モディファイドリード）方式等
でコ次元符号化された符号化データを、受信側で復号化
するファクシミ＋７４＆置の復号化回路に関する。
前記ＭＲ方式とは、参照ライン（１行前の画像データ）
の変化点（黒から白あるいは白から黒）と、符号化する
データの変化点（黒から白、あるいは白から黒）との相
対値をめて、前記一つの変化点の相対位置を符号化する
方式である。
の変化点（黒から白あるいは白から黒）と、符号化する
データの変化点（黒から白、あるいは白から黒）との相
対値をめて、前記一つの変化点の相対位置を符号化する
方式である。
従来、このＭＲ方式で符号化された符号化データを復号
化する場合には、次に述べるような欠点を有していた。
化する場合には、次に述べるような欠点を有していた。
第１図はＭＲ方式によって、符号化した符号化データを
復号化する方法を示す。符号化データは、ＶＲ（’）
％ ＶＬ（３） ％ ＶＲ（’）の順に構成されている
とする。初めにＶＲ，、（１） ｆ：復元°すると、参
照ラインの変化点す。はアドレスＢユであるから、ｂｏ
のアドレスまで復号化ラインのアドレスＡ７． ａ。
復号化する方法を示す。符号化データは、ＶＲ（’）
％ ＶＬ（３） ％ ＶＲ（’）の順に構成されている
とする。初めにＶＲ，、（１） ｆ：復元°すると、参
照ラインの変化点す。はアドレスＢユであるから、ｂｏ
のアドレスまで復号化ラインのアドレスＡ７． ａ。
を黒とする。次に復号化ライン上で参照ラインの次の変
化点ｂ７の７つ手前のアドレス（Ａ９）まで復号化ライ
ンを白にし、復号化ラインのアドレスボにあることを指
示している。このために、復号化ライ／のアドレスポイ
ンタを逆にもどしてＡ６とし、復号化ライン上で参照２
インの次の変化点のｌっ手前のアドレスＡ１０ｆで黒を
書き、アドレスポインタを１つ進める。次の符号化デー
タがＶＲ（コ）であるから復号化ライン上のアドレスＡ
ｌｌ、Ａ１．２を黒として、アドレスポインタをｌっ進
める。以−（二のような復号化方式では、符号化データ
がＶ□、（Ｘ）。
化点ｂ７の７つ手前のアドレス（Ａ９）まで復号化ライ
ンを白にし、復号化ラインのアドレスボにあることを指
示している。このために、復号化ライ／のアドレスポイ
ンタを逆にもどしてＡ６とし、復号化ライン上で参照２
インの次の変化点のｌっ手前のアドレスＡ１０ｆで黒を
書き、アドレスポインタを１つ進める。次の符号化デー
タがＶＲ（コ）であるから復号化ライン上のアドレスＡ
ｌｌ、Ａ１．２を黒として、アドレスポインタをｌっ進
める。以−（二のような復号化方式では、符号化データ
がＶ□、（Ｘ）。
（Ｘ＝０．／、、２．、？）のように復号化ラインの変
化点が参照ラインの左にあるとき、復号化ラインのアド
レスポインタをもどして復号化ラインを２度岩°きする
ことになり、この分復号化のスピードが遅くなるという
欠点があった。
化点が参照ラインの左にあるとき、復号化ラインのアド
レスポインタをもどして復号化ラインを２度岩°きする
ことになり、この分復号化のスピードが遅くなるという
欠点があった。
本発明は、従来の技術に内在する上記欠点を解消する為
になされたものであり゛、従って本発明の目的は、超高
速マイクロプログラム、プ瞥１セッザを用い、参照ライ
ンの変化点アドレスと稈号化デークとを演算処理して、
復号化ラインの変化点“アト１／スを復号化ラインメモ
リの宵き込み停止アドレスとして書き込みアドレスカウ
ンタに指示できる↑１′り成をとり、さらに現在の復号
化う・インの変化点アドレスを次の参照ラインの読み出
し用ラインメモリのアドレスカウンタにロードする構成
を用いることによって、酊■記、復号化ライン上の、２
度書きを防市するとともに、高速処理全可能とり、、
ｆｃ新規な復号化回路を実現することにある。
になされたものであり゛、従って本発明の目的は、超高
速マイクロプログラム、プ瞥１セッザを用い、参照ライ
ンの変化点アドレスと稈号化デークとを演算処理して、
復号化ラインの変化点“アト１／スを復号化ラインメモ
リの宵き込み停止アドレスとして書き込みアドレスカウ
ンタに指示できる↑１′り成をとり、さらに現在の復号
化う・インの変化点アドレスを次の参照ラインの読み出
し用ラインメモリのアドレスカウンタにロードする構成
を用いることによって、酊■記、復号化ライン上の、２
度書きを防市するとともに、高速処理全可能とり、、
ｆｃ新規な復号化回路を実現することにある。
上記目的を達成する為に、本発明に係る復号化回路は、
送信側においてモディファイドリード方式等の一次元符
号化方式で符号化された画像データを受信側で復元する
復号化回路において、７２４７分の画信号の書き込みが
可能なラインメモリを２本有し、該画信号を選択的に前
記一本のラインメモリのいずれかに書き込むように切り
変える入力信号セレクタと、前記一本のラインメモリの
一方に選択的に接続される読み出しアドレスカウンタト
、他方のラインメモリに接続される書き込みアドレスカ
ウンタと、前記読み出しアドレスカウンタと書き込みア
ドレスカウンタの出力ｆ：前記λ本のラインメモリに対
し切り変えて接続が１１能なアドレスセレクタと、前記
コ本の２インメモリからの出力画素の変化点を検出する
参照ライン変化点検出回路と、モード制御回路から出力
される書き込み停止アドレス値と前記書き込みアドレス
カウンタの出力値を比較する比較器とを有し、前記読み
出しアドレスカウンタのアドレス値と復号データを入力
としあらかじめ定められた処理を記憶する記憶素子と、
該記憶素子に記憶されている処理手順に従って動作する
演１７処理回路とを含むモード制御回路を具備してｍ成
され、該モード制ｆｉ′１１回路は演算結果に基づいて
ｆｆ１ｉｌ記書き込み７１’ ｕ’スカウンタの宵き込
み停止′アドレス値を前詞比較器にセットして前記書き
込みアドレスカウンタに一前記岩き込み停止アドレス値
に達するまで１６１ｊ作させて前記ラインメ、１：りに
復号化ラインに生成−Ｊることを特徴とするっ 次に本発明をその好ましい一実施例に９いて図面を参照
しながら具体的に説明する。
送信側においてモディファイドリード方式等の一次元符
号化方式で符号化された画像データを受信側で復元する
復号化回路において、７２４７分の画信号の書き込みが
可能なラインメモリを２本有し、該画信号を選択的に前
記一本のラインメモリのいずれかに書き込むように切り
変える入力信号セレクタと、前記一本のラインメモリの
一方に選択的に接続される読み出しアドレスカウンタト
、他方のラインメモリに接続される書き込みアドレスカ
ウンタと、前記読み出しアドレスカウンタと書き込みア
ドレスカウンタの出力ｆ：前記λ本のラインメモリに対
し切り変えて接続が１１能なアドレスセレクタと、前記
コ本の２インメモリからの出力画素の変化点を検出する
参照ライン変化点検出回路と、モード制御回路から出力
される書き込み停止アドレス値と前記書き込みアドレス
カウンタの出力値を比較する比較器とを有し、前記読み
出しアドレスカウンタのアドレス値と復号データを入力
としあらかじめ定められた処理を記憶する記憶素子と、
該記憶素子に記憶されている処理手順に従って動作する
演１７処理回路とを含むモード制御回路を具備してｍ成
され、該モード制ｆｉ′１１回路は演算結果に基づいて
ｆｆ１ｉｌ記書き込み７１’ ｕ’スカウンタの宵き込
み停止′アドレス値を前詞比較器にセットして前記書き
込みアドレスカウンタに一前記岩き込み停止アドレス値
に達するまで１６１ｊ作させて前記ラインメ、１：りに
復号化ラインに生成−Ｊることを特徴とするっ 次に本発明をその好ましい一実施例に９いて図面を参照
しながら具体的に説明する。
第一図は本発明に係るファクシミリの復号化回路の一実
１佃例を示すブロック構成図である。第一図中の／コ、
／３（＝よ／走査線分の１がイ報を待えるラインメモリ
である。これらのラインメモリ・”、／、？！よ３）の
出力ボートから出力される制置イ１１号（Ｔｔ／ψＪ）
でセレクタ／／、／ゲ、／に、／ｂによつＣ１■き込→
アドレスカウンタ（ＷＡＣ）り、３と読’ｊ Ｉｌ！
シアドレスノ１ウンタｎが切り変えられ、一方にｔＪ、
１１号化ラインの画情報が入力され、他方から参照２
・ｆ／の画情報が読み出される。１７は、ラインメモリ
ｌ−又はラインメモリ／３に記憶された参照ラインの画
情報をセレクタ／ダを通して受けとり、その画情報中の
画素の変化点を検出する参照ライン変化点検出回路であ
る。／？１ユ読み出しアドレス値から有効参照ラインの
終了を検出するライン終了検出回路、コθは書き込みア
ドレス値から有効復号化ラインの終了を検出するライン
終了検出回路をそれぞれ示す。
１佃例を示すブロック構成図である。第一図中の／コ、
／３（＝よ／走査線分の１がイ報を待えるラインメモリ
である。これらのラインメモリ・”、／、？！よ３）の
出力ボートから出力される制置イ１１号（Ｔｔ／ψＪ）
でセレクタ／／、／ゲ、／に、／ｂによつＣ１■き込→
アドレスカウンタ（ＷＡＣ）り、３と読’ｊ Ｉｌ！
シアドレスノ１ウンタｎが切り変えられ、一方にｔＪ、
１１号化ラインの画情報が入力され、他方から参照２
・ｆ／の画情報が読み出される。１７は、ラインメモリ
ｌ−又はラインメモリ／３に記憶された参照ラインの画
情報をセレクタ／ダを通して受けとり、その画情報中の
画素の変化点を検出する参照ライン変化点検出回路であ
る。／？１ユ読み出しアドレス値から有効参照ラインの
終了を検出するライン終了検出回路、コθは書き込みア
ドレス値から有効復号化ラインの終了を検出するライン
終了検出回路をそれぞれ示す。
コ／ｌよ、出力ボート３３から出力される書き込み停止
アドレス値と書き込みアドレス力・ウンタ３のＷＡＯ出
力値を比較する比較器である。／ｌは、ライン終了検出
回路〃の出力と比較器コｌの出力を入力して、どちらか
一方でも”ＯＮ”になると、書き込みアドレスカウンタ
刀の動作を停止せしめ、かつセレクタ評に復号化ライン
の変化点まで復号化ラインメモリに書き込まれたととを
意味する復号化ライン変化点検出信号を出力するＯＲゲ
ートである。
アドレス値と書き込みアドレス力・ウンタ３のＷＡＯ出
力値を比較する比較器である。／ｌは、ライン終了検出
回路〃の出力と比較器コｌの出力を入力して、どちらか
一方でも”ＯＮ”になると、書き込みアドレスカウンタ
刀の動作を停止せしめ、かつセレクタ評に復号化ライン
の変化点まで復号化ラインメモリに書き込まれたととを
意味する復号化ライン変化点検出信号を出力するＯＲゲ
ートである。
モードコントロール部を構成するマイクロプログラムシ
ステムは大きく分けて、マイクロインストラクション制
御部とデータ操作部から構成される。マイクロインスト
２クシヨン制御部は第一図中の一シーケンサＪ４とマイ
クロプログラムＲＯＭ 、２７で構成され、ここでは次
のサイクルで実行されるマイクロインストラクションの
制御を行う。シーケンサλ６は、パイプラインレジスタ
フｇに格納されているマイクロインストラクションによ
って制御され、マイクロプログラムＲＯＭ ２７のアド
レス制御を行う。マイクロプログラムＲＯＭ２７は、マ
イクロインストラクションのシーケンスを格納しＣいる
メモリであり、シーケンサコロの制御によって、マイク
ロプログラムＦＩＯＭ ：１’ｌから読み出されたマイ
クロインストラクションは次のクロックの立ち上がり時
に次のパイプラインレジスタフｇにν１き込凍れて実行
される。
ステムは大きく分けて、マイクロインストラクション制
御部とデータ操作部から構成される。マイクロインスト
２クシヨン制御部は第一図中の一シーケンサＪ４とマイ
クロプログラムＲＯＭ 、２７で構成され、ここでは次
のサイクルで実行されるマイクロインストラクションの
制御を行う。シーケンサλ６は、パイプラインレジスタ
フｇに格納されているマイクロインストラクションによ
って制御され、マイクロプログラムＲＯＭ ２７のアド
レス制御を行う。マイクロプログラムＲＯＭ２７は、マ
イクロインストラクションのシーケンスを格納しＣいる
メモリであり、シーケンサコロの制御によって、マイク
ロプログラムＦＩＯＭ ：１’ｌから読み出されたマイ
クロインストラクションは次のクロックの立ち上がり時
に次のパイプラインレジスタフｇにν１き込凍れて実行
される。
このようなパイプラインレジスタ構成にすることによっ
て、マイクロインストラクションの７エツチサイクルと
エグゼキューションザイクルを同時に実行することがで
き、システム・動作を高速化することができる。
て、マイクロインストラクションの７エツチサイクルと
エグゼキューションザイクルを同時に実行することがで
き、システム・動作を高速化することができる。
２９のデータ操作部は、パイプラインレジスタ、２ｇに
格納されているマイクロインストラクションと、アドレ
ス信号によって制御されデータバスおよびデータレジス
フを通じて転送されたデータを内部レジスタに格納し、
演算処理を行なって結果を出力する。演算器である。シ
ーケンサコルは、データ演算処理を行なっていないとき
にはセレクタコリを通じて復号化ライン変化点検出、参
照ライン変化点検出、参照２イン終了、符号化ライン終
了および復号送出応答の各信号を常に監視し、信号を見
つけるとｌクロックの間にその信号に対するシーケンス
が格納されているマイクロプログラムＲＯＭコアの先頭
番地のアドレスを出力して、シーケンスの実行に移る。
格納されているマイクロインストラクションと、アドレ
ス信号によって制御されデータバスおよびデータレジス
フを通じて転送されたデータを内部レジスタに格納し、
演算処理を行なって結果を出力する。演算器である。シ
ーケンサコルは、データ演算処理を行なっていないとき
にはセレクタコリを通じて復号化ライン変化点検出、参
照ライン変化点検出、参照２イン終了、符号化ライン終
了および復号送出応答の各信号を常に監視し、信号を見
つけるとｌクロックの間にその信号に対するシーケンス
が格納されているマイクロプログラムＲＯＭコアの先頭
番地のアドレスを出力して、シーケンスの実行に移る。
コは、データ操作部、２２からのフラッグのラッチ回路
であり、シーケンサ：１４は、データ操作中はセレクタ
２４１を通してこれ全監視し、フラッグに応じてシーケ
ンスコントロールｔｌＴつ。
であり、シーケンサ：１４は、データ操作中はセレクタ
２４１を通してこれ全監視し、フラッグに応じてシーケ
ンスコントロールｔｌＴつ。
３０は、参照ラインの変化点が検出されたときに、読み
出しアドレスカウンタ３のアドレス値をＣＰＨに取シ込
むための入カポ−）１．７／は復号応答が出力されたと
きに、ラッチ回路３Ａから復号デ〜りをＣＰＵに取り込
むための入力ボートをそれぞれ示す。
出しアドレスカウンタ３のアドレス値をＣＰＨに取シ込
むための入カポ−）１．７／は復号応答が出力されたと
きに、ラッチ回路３Ａから復号デ〜りをＣＰＵに取り込
むための入力ボートをそれぞれ示す。
、２は復号送出要求、黒画素があるいは白画素。
ＦｆＯＬサーｔかあるいはＮＯＴ ＥＯｉ〆丈−グーを
復号化制御回路３’ｌあるいは復号割り当てｌｌ０Ｍ
３！ｒへ、寸だ、復号化ライン変化点要求、参照ライン
変化点ダ７求、／／、 ＩＱ、 ／古１／６のセレクタ
への読み書き選択信号（Ｒ／ Ｗ）％ Ｒみ書きアドレ
スカウンタへのクリア信号、参照２インアドレスカウン
タのアドレスロード信号、両信号（’ＦＩＸ）を出力す
るための出力ポート、３３は演算器２９の演算結果（宵
き込み停止アドレス）を比較器コｌと読み出しアドレス
カウンタ、２コに出力するための出力ポートである。
復号化制御回路３’ｌあるいは復号割り当てｌｌ０Ｍ
３！ｒへ、寸だ、復号化ライン変化点要求、参照ライン
変化点ダ７求、／／、 ＩＱ、 ／古１／６のセレクタ
への読み書き選択信号（Ｒ／ Ｗ）％ Ｒみ書きアドレ
スカウンタへのクリア信号、参照２インアドレスカウン
タのアドレスロード信号、両信号（’ＦＩＸ）を出力す
るための出力ポート、３３は演算器２９の演算結果（宵
き込み停止アドレス）を比較器コｌと読み出しアドレス
カウンタ、２コに出力するための出力ポートである。
３Ｉ／は、出力ボート３．２から出力されるマイクロプ
ログツムシーケンサからの制御信号（復号送出要求、Ｋ
ＯＬサーチ）によって、復号割り当てＩｔＯＭ 、３！
；には、復号化がジンレングス（１１，Ｌ ）かあるい
（・まモード（＞Ａｏｎｇ ）かの割り当て制御信号（
Ｒ１（／ ）ＡＯＤＫ ）、ステートレジスタ３りには
その状態を初期化フるクリア信号、ラッチ回ＦＡ？Ｓ、
？＆には符号化データを取り込むｇｕ（ｉ号、そしてマ
イクロプログラムシーケンサには、復号送出応答を出力
するための各種制御パルスを発生する復号化制御回路で
おる。３Ｓはモし、復号化制御回路３ケに現在の復号化
モード（ＤＭＤ）信号を出力する復号割り自てＲＯＭ、
ｊＡはＪ’ｔＯＭ、７ｊからの出力をラッチし、入カポ
−）Ｊ（１）、Ｊ／に出力するラッチ回路、３７はＲＯ
Ｍ Ｊ＆に対して、そのｌクロック前の状態を出力する
ステートレジスタ、３ｇは、シリアル入力する符号化デ
ータを同期信号で取り込むラッチ回路をそれぞれ示す。
ログツムシーケンサからの制御信号（復号送出要求、Ｋ
ＯＬサーチ）によって、復号割り当てＩｔＯＭ 、３！
；には、復号化がジンレングス（１１，Ｌ ）かあるい
（・まモード（＞Ａｏｎｇ ）かの割り当て制御信号（
Ｒ１（／ ）ＡＯＤＫ ）、ステートレジスタ３りには
その状態を初期化フるクリア信号、ラッチ回ＦＡ？Ｓ、
？＆には符号化データを取り込むｇｕ（ｉ号、そしてマ
イクロプログラムシーケンサには、復号送出応答を出力
するための各種制御パルスを発生する復号化制御回路で
おる。３Ｓはモし、復号化制御回路３ケに現在の復号化
モード（ＤＭＤ）信号を出力する復号割り自てＲＯＭ、
ｊＡはＪ’ｔＯＭ、７ｊからの出力をラッチし、入カポ
−）Ｊ（１）、Ｊ／に出力するラッチ回路、３７はＲＯ
Ｍ Ｊ＆に対して、そのｌクロック前の状態を出力する
ステートレジスタ、３ｇは、シリアル入力する符号化デ
ータを同期信号で取り込むラッチ回路をそれぞれ示す。
第一図中のマイクロプログラムシーケンサ（シーケンサ
コロ、マイクロプログラムＲＯＭ ２？ 、パイプライ
ンレジスタ２ｇ、演算器コ９からなる）の動作フローは
、第３図に示すように、ｌラインの復号開始前に読み出
しアドレスカウンタエと書き込みアドレスカウンタ３の
アドレスを０とする。次に、出力ボート３：ｌより復号
化制御回路３ｔへＢＯＬサーチモード信号を出力し、復
号送出要求を”ＯＮ″にする。これを受けた復号化制御
回路３ケの動作フローは、第ダ図に示すように、ステー
トレジスタ３７にクリア信号をＯＮ″にしてこれ全初期
化し、復号がランレングス（Ｒ１１）かあるいはモード
（ｐｒｏｌ）ｇ ）であることを復号割り尚でＲＯＭ
Ｊ＆へ出力する信号（ＲＬ ／ ＭＯＤＩＲ）をＭＯＤ
Ｅにセットし、次にラップ−回路３ｇへの符号化データ
取り込み信号（ＢＮ）を”ＯＮ″にして、ラッチ回路３
ｇから符号化データを復号割り当テＲＯＭ Ｊ＆に取り
込む。ＲＯＭ ３！ｒ ｔｅｌ、復号検出に開始し、Ｅ
ＯＴＪが検出されると復号化制御回路、？ｌに復号送出
終了と復号モード（ｎｕＤ）が１ｌｎＯＴＪであること
を出力する（第弘図＠状態）。これを受けた復号化制御
回路３ｖは、ラッチ回路３ｇに対して、 ＦＮ信号を’
０ｆｆＨして、符号化データの取り込みを停止し、又
ラッチ回路３６はＲＯ？、（３！；の出力型ノツプして
、入力ボート３／とセレクタコクに復号送出応答を出力
する（第り図＠状態）。復号送出応答を検出（第３図の
状態）したマイクロプログツムシーケンサは、参照ライ
ン変化点検出回路１７に対し、基準画素（５ａＲ）とし
て白をセットし、参照ライン変化点要求を＠ＯＮ”にす
る。そして、復号化制御回路３すに対しては、ＮＯＴ
ＢＯＬサーチモード（ｖ。
コロ、マイクロプログラムＲＯＭ ２？ 、パイプライ
ンレジスタ２ｇ、演算器コ９からなる）の動作フローは
、第３図に示すように、ｌラインの復号開始前に読み出
しアドレスカウンタエと書き込みアドレスカウンタ３の
アドレスを０とする。次に、出力ボート３：ｌより復号
化制御回路３ｔへＢＯＬサーチモード信号を出力し、復
号送出要求を”ＯＮ″にする。これを受けた復号化制御
回路３ケの動作フローは、第ダ図に示すように、ステー
トレジスタ３７にクリア信号をＯＮ″にしてこれ全初期
化し、復号がランレングス（Ｒ１１）かあるいはモード
（ｐｒｏｌ）ｇ ）であることを復号割り尚でＲＯＭ
Ｊ＆へ出力する信号（ＲＬ ／ ＭＯＤＩＲ）をＭＯＤ
Ｅにセットし、次にラップ−回路３ｇへの符号化データ
取り込み信号（ＢＮ）を”ＯＮ″にして、ラッチ回路３
ｇから符号化データを復号割り当テＲＯＭ Ｊ＆に取り
込む。ＲＯＭ ３！ｒ ｔｅｌ、復号検出に開始し、Ｅ
ＯＴＪが検出されると復号化制御回路、？ｌに復号送出
終了と復号モード（ｎｕＤ）が１ｌｎＯＴＪであること
を出力する（第弘図＠状態）。これを受けた復号化制御
回路３ｖは、ラッチ回路３ｇに対して、 ＦＮ信号を’
０ｆｆＨして、符号化データの取り込みを停止し、又
ラッチ回路３６はＲＯ？、（３！；の出力型ノツプして
、入力ボート３／とセレクタコクに復号送出応答を出力
する（第り図＠状態）。復号送出応答を検出（第３図の
状態）したマイクロプログツムシーケンサは、参照ライ
ン変化点検出回路１７に対し、基準画素（５ａＲ）とし
て白をセットし、参照ライン変化点要求を＠ＯＮ”にす
る。そして、復号化制御回路３すに対しては、ＮＯＴ
ＢＯＬサーチモード（ｖ。
Ｈ，Ｐ、ＦｉＯＬモード）信号を出力し、復号送出要求
を”ＯＮ”にする。これを受けた復号化制御回路３ダ（
第ダ図■状態）は、前記の手順で復号化を行ない、その
復号データが、 １）１水平（Ｉ（）モード（第を図■状態）のとき、復
号化制御回路３４１は、スデートレジスタ、？７をクリ
アし、ＲＯＭ Ｊ＆に対しては、 ＲＬ／ＭＯＤＦｉ信
号をＦｔＬにセットし、ｍＮ信−砺全−″０１１”にし
て、ラッチ回路３ｇから符号化データを取り込み、 Ｒ
ＯＭＪ、！ｔからＤＭＩ） （Ｍ号と復号送出終了信号
が送出されるのを待つ（第ｑ図＠：Ｌｋ Ｍ ）。前記
信号が出力されると、ラッチ回路３６は、ＲＯＭ３左の
出力をラッチし、復号化制御・１１回路、？ダは、 Ｊ
ＵＮ信号をＯｆｆ″にしてＲＴ・、７″へクーミネイト
のときには、第を図■状態に戻るが、メークアップのと
きには、再度前記と同様の動作（第ｑ図■〜■）で復号
化し、ターミネイト符号のＲＬをラッチ回路３乙にラッ
チ（以上で復号化ライン変化点な 検出）して第ｑ図■
状態から再び復号化を行ない、復号化ライン変化点ａ、
２が検出されてラッチ回路３６にデータがラッチされる
と、マイクロプログラムシーケンザに対して復号送出応
ｆ＋を出力する。
を”ＯＮ”にする。これを受けた復号化制御回路３ダ（
第ダ図■状態）は、前記の手順で復号化を行ない、その
復号データが、 １）１水平（Ｉ（）モード（第を図■状態）のとき、復
号化制御回路３４１は、スデートレジスタ、？７をクリ
アし、ＲＯＭ Ｊ＆に対しては、 ＲＬ／ＭＯＤＦｉ信
号をＦｔＬにセットし、ｍＮ信−砺全−″０１１”にし
て、ラッチ回路３ｇから符号化データを取り込み、 Ｒ
ＯＭＪ、！ｔからＤＭＩ） （Ｍ号と復号送出終了信号
が送出されるのを待つ（第ｑ図＠：Ｌｋ Ｍ ）。前記
信号が出力されると、ラッチ回路３６は、ＲＯＭ３左の
出力をラッチし、復号化制御・１１回路、？ダは、 Ｊ
ＵＮ信号をＯｆｆ″にしてＲＴ・、７″へクーミネイト
のときには、第を図■状態に戻るが、メークアップのと
きには、再度前記と同様の動作（第ｑ図■〜■）で復号
化し、ターミネイト符号のＲＬをラッチ回路３乙にラッ
チ（以上で復号化ライン変化点な 検出）して第ｑ図■
状態から再び復号化を行ない、復号化ライン変化点ａ、
２が検出されてラッチ回路３６にデータがラッチされる
と、マイクロプログラムシーケンザに対して復号送出応
ｆ＋を出力する。
１）、 ＢｏＬ、垂直（Ｖ） モード、バス（Ｐ） モ
ードのとき、復号化制御回路３ダは、マイクロプログラ
ムシーケン〜す゛に対して復号送出応答を出力する（第
ダ図■状態）。
ードのとき、復号化制御回路３ダは、マイクロプログラ
ムシーケン〜す゛に対して復号送出応答を出力する（第
ダ図■状態）。
マイクロプログラムシーケンザは、復号化制御回路３ダ
の復号送出応答を待ち（第３図＠状態）、これが検出さ
れると、モード検出して、これが、Ｉ）、水平（Ｈ，）
モードの場合（第３図＠状態）入力ボート３／からラン
レングスτ謎７を表わす信号を取り込み、演算器２９内
のレジスタ内に格納されているアドレス値ＷＳＡとラン
レングス１２７とで演算を行ない、ＷＳＡ ＋ ａＯａ
、の値を次のＷＳＡとして出力ポート３３から出力し、
比較器、２／にその値をセットし、出力ポート３２から
は画モード信号（ｐｚｘ ）を基準色にセットして、復
号化ライン変化点要求（＝書き込み要求）をＯＮ″にし
て、ラインメモリ１２かあるいは１３への宵き込みを開
始し、復号化ライン変化点検出がＯＮ″になるのを監視
する（ＭＪ図■状態）。同信号が”ＯＮ”になると、入
力ボートｊ／からランレングス−漣藷了を表わす信号を
取シ込み、演算器コ？内のレジスタに格納しているＷＳ
Ａとの和を次のＷＳＡとして出力ボート３．フから出力
し、出力ボート３．２からは、画モート責Ｐ工Ｘ）を反
転して復号化ライン変化点要求を”ＯＮ’にして、復号
化ライン変化点検出が”ＯＮ”になるのを監視する（第
３図■状態）。同信号が”ＯＮ″になると、画モード（
ＦＩＸ ）を反転し、参照ラインの変化点す、が検出さ
れていれば、相対アドレス解析をしてＦＡ、２ｂｔ ＞
θならば、アドレス値ａ２を読み出しアドレスカウンタ
〃にロードして、鶏３図■状態に移り、ＦＡ２ ｂ１≦
θならば第３図■状態に移る。
の復号送出応答を待ち（第３図＠状態）、これが検出さ
れると、モード検出して、これが、Ｉ）、水平（Ｈ，）
モードの場合（第３図＠状態）入力ボート３／からラン
レングスτ謎７を表わす信号を取り込み、演算器２９内
のレジスタ内に格納されているアドレス値ＷＳＡとラン
レングス１２７とで演算を行ない、ＷＳＡ ＋ ａＯａ
、の値を次のＷＳＡとして出力ポート３３から出力し、
比較器、２／にその値をセットし、出力ポート３２から
は画モード信号（ｐｚｘ ）を基準色にセットして、復
号化ライン変化点要求（＝書き込み要求）をＯＮ″にし
て、ラインメモリ１２かあるいは１３への宵き込みを開
始し、復号化ライン変化点検出がＯＮ″になるのを監視
する（ＭＪ図■状態）。同信号が”ＯＮ”になると、入
力ボートｊ／からランレングス−漣藷了を表わす信号を
取シ込み、演算器コ？内のレジスタに格納しているＷＳ
Ａとの和を次のＷＳＡとして出力ボート３．フから出力
し、出力ボート３．２からは、画モート責Ｐ工Ｘ）を反
転して復号化ライン変化点要求を”ＯＮ’にして、復号
化ライン変化点検出が”ＯＮ”になるのを監視する（第
３図■状態）。同信号が”ＯＮ″になると、画モード（
ＦＩＸ ）を反転し、参照ラインの変化点す、が検出さ
れていれば、相対アドレス解析をしてＦＡ、２ｂｔ ＞
θならば、アドレス値ａ２を読み出しアドレスカウンタ
〃にロードして、鶏３図■状態に移り、ＦＡ２ ｂ１≦
θならば第３図■状態に移る。
ここで、読み出しアドレスカウンタココにｗｓＡｆ＆を
ロードすることによシ、処理時間は大きく短縮されてい
る。
ロードすることによシ、処理時間は大きく短縮されてい
る。
Ｉ）、垂直（Ｖ）モードの場合（第３図■状態）参照ラ
イン変化点が検出されているかどうか、セレクタ評を通
して確認し、検出されていると、読み出しアドレスカウ
ンタ、２．４からアドレス値す、を入力ボート３０を通
して取シ込み、入力ボート３１からＶモードの復号化デ
ータを取り込み、アドレス値ｂ７とＶモードの復号化デ
ータを演算器コｔ′″Ｃ演算処理して、次のＷＳＡ ＠
ａ、（ＷＳＡ−アドレス値ｂ７４−のときｌ）を出力ポ
ート３３から出Ａし、て比較器コｌ化 にセットし、復１ライン変化点要求（−書き込み要求）
をＯＮ″にして復号化ラインの書き込み乏開始させ、セ
レクタ評を通して復号化ライン変化点検出が”ＯＮ″に
なるのを監視する（ ｙＰｔ 、７ ［Ｑイ１■状態）
、、同信号がＯＮ”になると、出力ポート、？ｄから出
力される画モード（ｐ工ｘ ）を反転し先のＷＲＡ値ａ
７を参照ラインアドレス１１４とし′Ｃ読み出し、アド
レスカウンタク４にロードして、第３図（り状態に移る
。
イン変化点が検出されているかどうか、セレクタ評を通
して確認し、検出されていると、読み出しアドレスカウ
ンタ、２．４からアドレス値す、を入力ボート３０を通
して取シ込み、入力ボート３１からＶモードの復号化デ
ータを取り込み、アドレス値ｂ７とＶモードの復号化デ
ータを演算器コｔ′″Ｃ演算処理して、次のＷＳＡ ＠
ａ、（ＷＳＡ−アドレス値ｂ７４−のときｌ）を出力ポ
ート３３から出Ａし、て比較器コｌ化 にセットし、復１ライン変化点要求（−書き込み要求）
をＯＮ″にして復号化ラインの書き込み乏開始させ、セ
レクタ評を通して復号化ライン変化点検出が”ＯＮ″に
なるのを監視する（ ｙＰｔ 、７ ［Ｑイ１■状態）
、、同信号がＯＮ”になると、出力ポート、？ｄから出
力される画モード（ｐ工ｘ ）を反転し先のＷＲＡ値ａ
７を参照ラインアドレス１１４とし′Ｃ読み出し、アド
レスカウンタク４にロードして、第３図（り状態に移る
。
ここで、読み出しアドレスカウンタ２５にＷＳＡ ｉ直
をロードすることによシ、処理時間は大きく短縮されて
いる。
をロードすることによシ、処理時間は大きく短縮されて
いる。
１１１）、パス（Ｐ）モードの場合（第３図■状態）セ
レクタ、２りを通して参照ライン変化点が検出されてい
るかを確認し、もし検出されていなければ、復号化ライ
ン生成の高速化のために、現在の読み出しアドレスカウ
ンタココの出力値を入力ボート３０から取り込み、その
出力値（アドレス値）をＷＳＡ値として比較器、２／に
セットし、復号化ライン変化点要求（＝書き込み要求）
をＯＮ”にして復号化ラインを書き込む一方、参照ライ
ン変化点検出が”ＯＮ″になるのをセレクタ評を通して
監視する（第３図○状態）。同信号が“ＯＮ”になると
、参照ライン変化点（ｂ７）アドレスを入力ボート３０
から取り込み、そのアドレス値をＷＳＡとして比較器２
／にセットして復号化ライン変化点要求を”ＯＮ”する
一方、次の参照ライン変化点ｂユを検出するために、参
照ライン変化点要求をＯＮ”にして、参照ライン変化点
検出が”ＯＮ″になるのをセレクタ２’１全通して監視
する。同信号がＯＮ″になるまで、前記と同様に、第３
図■→■の動作をくり返す。
レクタ、２りを通して参照ライン変化点が検出されてい
るかを確認し、もし検出されていなければ、復号化ライ
ン生成の高速化のために、現在の読み出しアドレスカウ
ンタココの出力値を入力ボート３０から取り込み、その
出力値（アドレス値）をＷＳＡ値として比較器、２／に
セットし、復号化ライン変化点要求（＝書き込み要求）
をＯＮ”にして復号化ラインを書き込む一方、参照ライ
ン変化点検出が”ＯＮ″になるのをセレクタ評を通して
監視する（第３図○状態）。同信号が“ＯＮ”になると
、参照ライン変化点（ｂ７）アドレスを入力ボート３０
から取り込み、そのアドレス値をＷＳＡとして比較器２
／にセットして復号化ライン変化点要求を”ＯＮ”する
一方、次の参照ライン変化点ｂユを検出するために、参
照ライン変化点要求をＯＮ”にして、参照ライン変化点
検出が”ＯＮ″になるのをセレクタ２’１全通して監視
する。同信号がＯＮ″になるまで、前記と同様に、第３
図■→■の動作をくり返す。
同信号が”ＯＮ″になると、参照ライン変化点（ｂユ）
アドレスを入力ボート、７θから取り込み、そのアドレ
ス値をＷＳＡとして比較器にセットし、復号化ライン変
化点要求を”ＯＮ″にする一方、次の参照ライン変化点
（ＮＱＸｔ ｂｔ ）を検出するために、参照ライン変
化点要求を”ＯＮ″にして、第３図Ｏ状態に戻る。
アドレスを入力ボート、７θから取り込み、そのアドレ
ス値をＷＳＡとして比較器にセットし、復号化ライン変
化点要求を”ＯＮ″にする一方、次の参照ライン変化点
（ＮＱＸｔ ｂｔ ）を検出するために、参照ライン変
化点要求を”ＯＮ″にして、第３図Ｏ状態に戻る。
ここでも、第３図（Φ榊（卸の動作を行なうことにより
、処理時間は大きく短縮されている。
、処理時間は大きく短縮されている。
ｌｖ）、ＥＯＬの場合（第３図■状態）第３図■状純に
移る。
移る。
第３図■状態でマイクロプログ２ムシーケンリ゛はセレ
クタコ弘を通して復号化ライン終了を監視し、同信号が
“ＯＮ″のときには第３図（４）状心）、コに戻り。
クタコ弘を通して復号化ライン終了を監視し、同信号が
“ＯＮ″のときには第３図（４）状心）、コに戻り。
”Ｏｆｆ”のときにはＯ状態に戻る。
本発明は以上の如く構成され、作用するものであり、本
発明によれば以下の効果が発生する。即ち、復号化のプ
ロセス制御部分にマイクロプログラムプロセッサを用い
たことによって、ハードウェアの数量を減らすことがで
き、夾装に伴う諸問題、あるいはコスト的な面において
も有利なものになっている。また復号化ラインの変化点
アドレスを参照ラインのアドレスカウンタへ直接ロード
できるような構成をとることによって、復号化ライン生
成の高速化に大きな効果を上げている。更にまた、復号
化プロセッサの構成において、変化点検出過程の種々の
状態を入力信号として受け、その信号に応じて次のクロ
ックで必要な処理を実行できるようにし、読み出しアド
レスカウンタのアト１／ス値と復号化データを直接演算
器へ入力できるようにしたことで従来の復号回路に比べ
て極めて高速なものを構成することができた。
発明によれば以下の効果が発生する。即ち、復号化のプ
ロセス制御部分にマイクロプログラムプロセッサを用い
たことによって、ハードウェアの数量を減らすことがで
き、夾装に伴う諸問題、あるいはコスト的な面において
も有利なものになっている。また復号化ラインの変化点
アドレスを参照ラインのアドレスカウンタへ直接ロード
できるような構成をとることによって、復号化ライン生
成の高速化に大きな効果を上げている。更にまた、復号
化プロセッサの構成において、変化点検出過程の種々の
状態を入力信号として受け、その信号に応じて次のクロ
ックで必要な処理を実行できるようにし、読み出しアド
レスカウンタのアト１／ス値と復号化データを直接演算
器へ入力できるようにしたことで従来の復号回路に比べ
て極めて高速なものを構成することができた。
以上本発明をその良好な一実施例について説明したが、
それは単なる例示的なものであり、ここで説明された実
施例によってのみ本島１１発明が限定されるものではな
く、その範囲内におけるすべての変形、変更を含むこと
は勿論である。
それは単なる例示的なものであり、ここで説明された実
施例によってのみ本島１１発明が限定されるものではな
く、その範囲内におけるすべての変形、変更を含むこと
は勿論である。
第１図はＭＲ方式で符号化された符号データの復号化の
例を示す図、第２図は本発明の一実施例を示すブロック
ｍ成図、第３図は第２図のマイクロプログラムシーケン
サの動作フローを示す図、第ｑ図は第２図の復号化制御
回路の動作フローを示す図である。 ／／・・・セレクタ、ｌｊ・・・ラインメモリ、／３・
・・ラインメモリ、／４１・・・セレクタ、／Ｓ・・・
セ１／クタ、／Ａ・・・セレクタ、１７・・・参照ライ
ン変化点検出回路、 １ｇ・・・ＯＲグー）、／？・・
・ライン終了検出回路１．７０・・・ラインハ丁検出回
ｌ！３ 、ユバ・・比較器、ノ、２・・・読み出１．ア
ドレスカウンタ、コ３・・・書き込みアドレスカウンタ
１．７／／・・・ヒレフタ１．２り・・・ラッチ回＋ｔ
３１．２４・・・ンーケン°す１．７７・・・ＲＯＭ
、りｇ・・・レジスタ、り７・・・演ｎ、器、 ３ｔｌ
・・・入力ボート、３１・・・入力ポート１、パス・・
・出力ボート、３，７・・・１１１力ポート、３１ｔ・
・・復号化データｉ’＋ｓ 、 Ｊｋ・・・ｌｌ０ＩＪ
、３Ａ・・・ラッチ回路、３７・・・ステートレジスフ
１．７ｇ・・・ラップ回路 特許出願人 日本戒気株式会社 代理人 弁理士熊谷雄太部 符号化データ ＶＲ（１）、ＶＬ（３１゜第１ 図 ＶＲ（２）
例を示す図、第２図は本発明の一実施例を示すブロック
ｍ成図、第３図は第２図のマイクロプログラムシーケン
サの動作フローを示す図、第ｑ図は第２図の復号化制御
回路の動作フローを示す図である。 ／／・・・セレクタ、ｌｊ・・・ラインメモリ、／３・
・・ラインメモリ、／４１・・・セレクタ、／Ｓ・・・
セ１／クタ、／Ａ・・・セレクタ、１７・・・参照ライ
ン変化点検出回路、 １ｇ・・・ＯＲグー）、／？・・
・ライン終了検出回路１．７０・・・ラインハ丁検出回
ｌ！３ 、ユバ・・比較器、ノ、２・・・読み出１．ア
ドレスカウンタ、コ３・・・書き込みアドレスカウンタ
１．７／／・・・ヒレフタ１．２り・・・ラッチ回＋ｔ
３１．２４・・・ンーケン°す１．７７・・・ＲＯＭ
、りｇ・・・レジスタ、り７・・・演ｎ、器、 ３ｔｌ
・・・入力ボート、３１・・・入力ポート１、パス・・
・出力ボート、３，７・・・１１１力ポート、３１ｔ・
・・復号化データｉ’＋ｓ 、 Ｊｋ・・・ｌｌ０ＩＪ
、３Ａ・・・ラッチ回路、３７・・・ステートレジスフ
１．７ｇ・・・ラップ回路 特許出願人 日本戒気株式会社 代理人 弁理士熊谷雄太部 符号化データ ＶＲ（１）、ＶＬ（３１゜第１ 図 ＶＲ（２）
Claims (1)
- 【特許請求の範囲】 （ｉ’） 送信側においてモディファイドリード方式等
のλ次元符号化方式で符号化された画像データを受信側
で復元する復号化回路において、７２４７分の画信号の
書き込みが可能なラインメモリを一本有し、該画信号を
選択的に前記２本のラインメモリのいずれかに書き込む
ように切り変える入力信号セレクタと、前記１本のライ
ンメモリの一方に選択的に接続される読み出しアドレス
カウンタと、他方のラインメモリに接続される書き込み
アドレスカウンタと、前記読み出しアドレスカウンタと
書き込みアドレスカウンタの出力を前記一本のラインメ
モリに対し切り変えて接続が可能なアドレスセレクタと
、前記一本のラインメモリからの出力画素の変化点を検
出する参照ライン変化点検出回路と、モード制御回路か
ら出力される書き込み停止アドレス値と前記書き込みア
ドレスカウンタの出力値を比較する比較器とを有し、前
記読。 み出しアドレスカウンタのアドレス値と復号データを入
力としあらかじめ定められた処理を記１．（１する記憶
素子と、該記憶素子に記憶されている処理手順に従って
動作する演算処理回路とを含むモード制御回路を有し、
該モード制御回路ｔｊ演算結果に基づいて前記書き込み
アドレスカウンタの宵爽込み停止アドレス値を前記比較
器にセットして前記書き込みアドレスカウンタを前記書
き込み停止アドレス値に達するまで動作させて前記ライ
ンメモリに復号化ラインを生成すること＋ ４”を徴と
するファクシミリの復号化回路。 （コ） 前記読み出しアドレスカウンタのプリセット値
入力端子はアドレスのビット順位に７・ｌ応し２て前記
モード制御回路の出力に接続されており、該モード制御
回路からのアドレスロード信号によって前記読み出しア
ドレスカウンタに貫き込み停止ｌ−アドレス値をロード
することを可能としたことを更に特徴とする特許請求の
範囲第（１）項に記載のファクシミリの復号化回路。 （３）前記モード制御回路は、前記記憶素子と演算回路
を含み、さらに前記読み出しアドレスカウンタの出力値
および復号化データを入力する入力ボートと、該入力に
対する演算結果および制御信号を出力する出力ポートを
有するマイクロプログラムシステムと、該マイクロプロ
グラムシステムから出力される前記演算結果と前記制御
信号に応じて復号化を実行し復号データを前記マイクロ
プログラムシーケンスの入力ボートに送出する復号化部
とから構成されることを更に特徴とする特許請求の範囲
第（１）項に記載のファクシミリの復号化回路。 （ゲ）前記マイクロプログラムシステムは、実行すべき
処理を指定するインストラクションの集合としてのプロ
グラムを格納するマイクロプログラムＲＯＭと、該マイ
クロプログラムＲＯＭの出力ｆ、ｌサイクル毎に格納す
るバイグラインレジスタと、該パイプラインレジスタの
出力によって制御され次のサイクルにおいて実行するべ
き処理インストラクションのアドレスを前記マイクロプ
ログラムＲＯＭに出力するシーケンサと、前記参照ライ
ン変化点検出回路と比較器と復号化部からの出力信号を
入力するセレクタとを有し、該セレークタは前Ｎｉ２パ
イプラインレジヌタに格納された前記・インストラクシ
ョンによって複数の入力からｌりを選択して前記シーケ
ンサにコンディション信号を出力【７、前記シーケンサ
は該コンディション信号に応じて次のマイクロプログラ
ムＲＯＭへのアドレスを決定することを更に特徴とする
特許請求の範囲第（３）項に記載のファクシミリの復号
化回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127166A JPS6019360A (ja) | 1983-07-12 | 1983-07-12 | フアクシミリの復号化回路 |
| CA000458576A CA1219945A (en) | 1983-07-12 | 1984-07-11 | Method and circuit for demodulating encoded data of facsimile apparatus |
| US06/630,160 US4626921A (en) | 1983-07-12 | 1984-07-12 | Method and circuit for demodulating encoded data of facsimile apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127166A JPS6019360A (ja) | 1983-07-12 | 1983-07-12 | フアクシミリの復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6019360A true JPS6019360A (ja) | 1985-01-31 |
| JPH0220195B2 JPH0220195B2 (ja) | 1990-05-08 |
Family
ID=14953282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127166A Granted JPS6019360A (ja) | 1983-07-12 | 1983-07-12 | フアクシミリの復号化回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4626921A (ja) |
| JP (1) | JPS6019360A (ja) |
| CA (1) | CA1219945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63144659A (ja) * | 1986-12-08 | 1988-06-16 | Hitachi Ltd | 重畳ブロツク復合化装置 |
| JPH0541807A (ja) * | 1991-07-04 | 1993-02-19 | Nec Ic Microcomput Syst Ltd | 二次元復号化装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760461A (en) * | 1986-02-28 | 1988-07-26 | Kabushiki Kaisha Toshiba | Binary data compression and expansion processing apparatus |
| JPS63138881A (ja) * | 1986-11-29 | 1988-06-10 | Hitachi Ltd | Ｍｒ符号伸長装置 |
| US4839738A (en) * | 1987-04-22 | 1989-06-13 | Advanced Micro Devices, Inc. | Apparatus for decoding facsimile coded data to image data with coding and reference line windowing and color change detection |
| US4809081A (en) * | 1987-06-10 | 1989-02-28 | Gould Inc. | Method and apparatus for decompressing encoded data |
| JPH02501699A (ja) * | 1987-08-17 | 1990-06-07 | ディジタル イクイプメント コーポレーション | Ｃｃｉｔｔ符号化された絵素から絵素像データを生成するシステム |
| US4968135A (en) * | 1987-08-17 | 1990-11-06 | Digital Equipment Corporation | System for producing pixel image data from CCITT encoded pixel data |
| EP0469716B1 (en) * | 1990-07-03 | 1997-04-23 | Canon Kabushiki Kaisha | Image processing apparatus |
| JP2510353B2 (ja) * | 1990-11-07 | 1996-06-26 | 村田機械株式会社 | 画像デ―タのスム―ジング処理方法 |
| DE69126198T2 (de) * | 1990-12-24 | 1997-12-04 | Xerox Corp | Datendekodierungsvorrichtung |
| US5206734A (en) * | 1990-12-24 | 1993-04-27 | Xerox Corporation | Look ahead for high speed CCITT decompressor |
| JP5509957B2 (ja) * | 2010-03-18 | 2014-06-04 | 株式会社リコー | 画像処理装置および画像処理方法、ならびに、画像形成装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134919A (en) * | 1978-04-12 | 1979-10-19 | Fujitsu Ltd | Restoration system for compressed data |
| JPS55128967A (en) * | 1979-03-28 | 1980-10-06 | Ricoh Co Ltd | Encoding device |
| JPS57181272A (en) * | 1982-04-28 | 1982-11-08 | Hitachi Ltd | Binary picture decoding |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3927251A (en) * | 1973-05-18 | 1975-12-16 | Rca Corp | Method and apparatus for the detection and control of errors in two-dimensionally compressed image data |
| CA1128645A (en) * | 1978-07-31 | 1982-07-27 | Yasuhiro Yamazaki | Transmission method and system for facsimile signal |
| JPS57162884A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Image data restoration processor |
| US4486784A (en) * | 1982-12-27 | 1984-12-04 | International Business Machines Corporation | Image compression systems |
-
1983
- 1983-07-12 JP JP58127166A patent/JPS6019360A/ja active Granted
-
1984
- 1984-07-11 CA CA000458576A patent/CA1219945A/en not_active Expired
- 1984-07-12 US US06/630,160 patent/US4626921A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134919A (en) * | 1978-04-12 | 1979-10-19 | Fujitsu Ltd | Restoration system for compressed data |
| JPS55128967A (en) * | 1979-03-28 | 1980-10-06 | Ricoh Co Ltd | Encoding device |
| JPS57181272A (en) * | 1982-04-28 | 1982-11-08 | Hitachi Ltd | Binary picture decoding |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63144659A (ja) * | 1986-12-08 | 1988-06-16 | Hitachi Ltd | 重畳ブロツク復合化装置 |
| JPH0541807A (ja) * | 1991-07-04 | 1993-02-19 | Nec Ic Microcomput Syst Ltd | 二次元復号化装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4626921A (en) | 1986-12-02 |
| JPH0220195B2 (ja) | 1990-05-08 |
| CA1219945A (en) | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5047975A (en) | Dual mode adder circuitry with overflow detection and substitution enabled for a particular mode | |
| EP0390818B1 (en) | Pixel interpolation circuitry as for a video signal processor | |
| JPS6019360A (ja) | フアクシミリの復号化回路 | |
| US5088053A (en) | Memory controller as for a video signal processor | |
| US4835607A (en) | Method and apparatus for expanding compressed video data | |
| JPH0572790B2 (ja) | ||
| US4251859A (en) | Data processing system with an enhanced pipeline control | |
| JPS5980063A (ja) | フアクシミリの符号化回路 | |
| JPH0127453B2 (ja) | ||
| GB2153558A (en) | Pipelined data processing | |
| EP0393125A1 (en) | CONTROL UNIT FOR STORED PROGRAMS WITH CONDITIONAL CONNECTION POSSIBILITY FOR A VIDEO SIGNAL PROCESSOR. | |
| JPH0437949A (ja) | データ入力回路 | |
| JP4408113B2 (ja) | 信号処理方法 | |
| JP3821198B2 (ja) | 信号処理装置 | |
| JPH09106690A (ja) | コピー防止機能付きｒｏｍ | |
| JP2610887B2 (ja) | イメージデータ回転処理装置 | |
| AU622879B2 (en) | Pixel interpolation circuitry as for a video signal processor | |
| JPS6235776A (ja) | 画像コ−ドの復号装置 | |
| US5479165A (en) | Two-dimensional coding apparatus | |
| JPS59175283A (ja) | フアクシミリの符号化回路 | |
| JPS5928763A (ja) | 画情報符号化および復号化用情報検出回路 | |
| JP3145103B2 (ja) | 命令及びアドレス制御回路 | |
| JPS6235775A (ja) | 画像コ−ドの復号装置 | |
| JP2842930B2 (ja) | 半導体集積回路試験装置のテストプロセッサに用いられる命令読み出し回路 | |
| JPH02257292A (ja) | 画像メモリ用アドレス発生器 |