JPS60191296A - 液晶表示器駆動回路 - Google Patents

液晶表示器駆動回路

Info

Publication number
JPS60191296A
JPS60191296A JP4837084A JP4837084A JPS60191296A JP S60191296 A JPS60191296 A JP S60191296A JP 4837084 A JP4837084 A JP 4837084A JP 4837084 A JP4837084 A JP 4837084A JP S60191296 A JPS60191296 A JP S60191296A
Authority
JP
Japan
Prior art keywords
information
circuit
shift register
liquid crystal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4837084A
Other languages
English (en)
Other versions
JPH0316031B2 (ja
Inventor
角谷 一明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furuno Electric Co Ltd
Original Assignee
Furuno Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furuno Electric Co Ltd filed Critical Furuno Electric Co Ltd
Priority to JP4837084A priority Critical patent/JPS60191296A/ja
Publication of JPS60191296A publication Critical patent/JPS60191296A/ja
Publication of JPH0316031B2 publication Critical patent/JPH0316031B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (、+1技術分野 この発明は液晶のセグメント電極やコモン電極のオン、
オフ情報に基づいて電極間に印加する交流電圧を形成す
る液晶表示器駆動回路に関する。
゛(b)従来技術とその欠点 液晶(以下、LCDと略す)を駆動するには、一般にコ
モン電極とセグメント電極間に数10Hz程度の交流矩
形波を印加する。表示したいセグメントに対しは、その
セグメン電極に加える矩形波の位相をコモン電極に加え
る矩形波の位相に対して逆にする。表示を消したいセグ
メントに対しては、その電極に印加する矩形波の位相と
コモン電極に加える矩形波の位相を同位相にする。第1
図はこの関係を示す。図のAはコモン電極に加えられる
矩形波を示す。Bはセグメント電極に加えられる矩形波
を示す。又Cはコモン電極とセグメント電極間に印加さ
れる電圧の状態を示している。
期間Pの範囲は矩形波Aと矩形波Bとが逆位相になって
いる期間を示す。またそれ以外の期間では両方の矩形波
は同位相にある。したがって、期間Pでは液晶表示器に
印加される電圧が2 (VDD−VSS)となって、そ
の電圧が印加されているセグメントが表示され、それ以
外の期間においては表示されないことになる。第2図は
セグメント電極に加える矩形波をコモン電極に加えられ
ている矩形波に対して逆位相にするための回路例である
。図示のようにイクスクルーシブオア回路E ORの入
力端子a、bにそれぞれセグメント電極オン、オフ情報
である。セグメント制御信号S1および矩形波状の発振
パルスS2を導き、発振パルスをそのままコモン電極に
加え、イクスクルーシブオア回路EORの出力をセグメ
ント電極に加える。この構成によってセグメント制御信
号をオンする期間だけコモン電極に加えられる矩形波に
対してセグメント電極に加えられる矩形波の位相を逆位
相にすることができる。
従来の液晶表示器駆動回路は、上記のイクスクルーシブ
オア回路EORを各セグメン1−に対応して設け、表示
情報に基づいて、セグメント制御信号S1を“′Hパに
するイクスクルーシブオア回路EORを選択するように
していた。しかし、このような構成では、表示情報に基
づいてイクスクルーシブオア回路EORを選択するのに
セグメント数に等しいセグメント制御信号を入力する必
要があり、表示桁数が多くなるとデコーダを使用しても
周辺回路との接続が複雑化するのを避けることができな
い欠点があった。また、デコードの組み合わせを最小限
に設定して接続ライン数をできるだけ少なくする回路も
実用化されているが、このような駆動回路ではデコード
される組み合わせ以外のセグメント表示をできない不都
合があり、表示態様の設計が制限される欠点があった。
FC+発明の目的 この発明の目的は上記の欠点を解消し、周辺回路との接
続が非常に簡単となり、また矩形波をコモン電極、セグ
メント電極にそれぞれ加えるのに発振パルスを使用しな
くてもよく、またその矩形波のデユーティ−比が正確に
%となる液晶表示器駆動回路を提供することにある。
(d1発明の構成 この発明は、液晶の各電極のオン、オフ情報をクロック
に同期してシリアルにシフトレジスタに導く外部入力回
路と、前記シフトレジスタの出力情報を一定時間毎に信
号反転させてそのシフトレジスタの入力にシリアルに帰
還さ−U・る巡回回路と、前記外部入力回路と前記巡回
回路の動作を切り換える切り換え回路と、前記一定時間
毎に前記シフトレジスタの出力情報をラッチするランチ
手段と、を有し、前記ランチ手段のランチ情報をyfk
晶の各電極に印加することを特徴とする。即ぢ、シ□ 
フトレジスクに対して表示情報をシリアルに入力し、ま
たシフトレジスタの出力情報を一定時間毎に信号反転さ
せて、そのシフトレジスタの入力にシリアルに帰還させ
、シフトレジスタの出力情報を一定時間毎に反転させる
ようにしたものである(e)実施例 第3図はこの発明の実施例である液晶表示器駆動回路の
ブロック図である。
図において、1は図示しないCPUから液晶の各電極の
オン、オフ情報、即ち表示情報を受ける外部入力回路で
ある。この外部入力回路1は表示情報がCPU等からパ
ラレルで送られる場合には、その表示情報の発生部(C
PU側)に設けられる。表示情報がシリアルである場合
には、その表示情報の発生部(CPU側)またはその出
力が導かれる切り換え回路側(LCD側)に設けられる
。表示情報はコモン電極のオン、オフ情報(コモン制御
信号)およびすべてのセグメント電極のオン、オフ情報
(セグメント制御信号)で構成される。外部入力回路1
にはこの表示情報の他、クロックCLIが入力され、前
記各電極のオン、オフ情報をクロックCL1に同期して
切り換え回路2の入力端子AI、A2に出力する。
前記切り換え回路2はA1−A4の第1の入力端子およ
びB1〜B4の第2の入力端子と、Y1〜Y4の出力端
子と、切り換え端子Sとを有する。切り換え端子Sには
CPU側から切り換え信号が入力する。その信号が“H
”のときには入力端子A1〜A4を出力端子Yl−Y4
に接続する。
また切り換え信号が“L ”のときには入力端子B1〜
B4を出力端子Y1〜Y4に接続する。
前記切り換え回路2の出力端子Yl、Y2はそれぞれシ
フトレジスタ3のデータ入力端子り、クロック入力端子
CLKに接続されている。シフトレジスタ3はその全シ
フト段数がLCD4の全セグメント電極数十コモン電極
数の数に等しく設定されている。シフトレジスタ3の出
力情報はパラレルにランチ回路5に導かれ、ランチ情報
しよさらにLCD4の各電極に導かれている。
また前記シフトレジスタ3の最上段出力端子Qmaxは
信号反転回路6に接続され、その信号反転回路6の出力
は前記切り換え回路2の第2の入力端子の端子Blに導
かれる。
さらに前記シフトレジスタ3の全シフト段数を計数した
とき、出力端子Q2からオーバフロー信号を出力するカ
ウンタ7が設けられている。このカウンタ7はクロック
CLIを計数し、切り換え回路2の入力端子B2にクロ
ックCLIに同期したパルスを導くとともに、計数値が
オーバーフローしたときに入力端子B4にオーバーフロ
ー信号を導く。また切り換え回路2の出力端子Y4が立
ち上がったときにリセットされる。
以上の構成において、信号反転回路6は本発明の巡回回
路を構成し、ランチ回路5とカウンタ7は本発明のラン
チ手段を構成する。
次に上記液晶表示器駆動回路の動作を説明する最初に切
り換え信号が“H”に設定され、切り換え回路2におい
て入力端子A1〜A4と出力端子Y1〜Y4とを接続す
る。また外部入力回路lに対して表示情報およびクロッ
クCLIが入力される。外部入力回路1は各電極のオン
、オフ情報をクロックCLIに同期してシリアルに切り
換え回路2の入力端子A1に出力し、またクロックCL
 1も同時に入力端子A2に出力する。入力端子Al−
A4と出力端子Y1〜Y4とが接続されているため、上
記各電極のオン、オフ情報はシフトレジスタ3のデータ
入力端子りに導かれる。またクロックCLIもクロック
入力端子CLKに導かれる。これによってシフトレジス
タ3はシリアルに入力されてくるオン、オフ情報をクロ
ックCLKに同期して順次シフトしていく。切り換え信
号は外部入力回路1から切り換え回路2に対してずべて
の表示情報(各電極のオン、オフ情報)を出力し終わっ
たとき“L ”に設定される。これによって切り換え回
路2の入力端子B1〜B4が出力端子Y1〜Y4に接続
される。一方、カウンタ7はクロックCLIを計数して
いき、その計数値がシフトレジスタ3の全シフト段数に
一致したときオーバーフロー信号を切り換え回路2の入
力端子B4に出力する。入力端子B1〜B4は出力端子
Y1〜Y4に接続されているため、上記オーバーフロー
信号はその立ち上がりでカウンタ7をリセットするとと
もにラッチ回路5にラッチ信号として出力する。カウン
タ7がリセットされることによって、上記オーバーフロ
ー信号も立ち下がるが、そのオーバーフロー信号が立ち
下がったとき、即ち上記ランチ信号が立ち下がったとき
シフトレジスタ3の出力情報がランチ回路5にラッチさ
れる。このときのタイミングを第4図に示している。ラ
ンチ回路5がシフトレジスタ3の出力情報をラッチする
と、そのランチ内容に従ってLCD4の各セグメント電
極およびコモン電極をオン、オフする。
また、前記カウンタ7がリセットされた後、再びクロッ
クCL1を計数し始めると、信号反転回路6がシフトレ
ジスタ3の最上段出力端子QmaXの出力情報を反転し
て切り換え回路2の入力端子Blに出力する。このため
、シフトレジスタ3には、最初に外部入力回路1から入
力された表示情報の信号反転情報がクロックに同期して
入力され、上記と同じようにシフト動作が進められる。
そして、カウンタ7がシフトレジスタ3の全シフト段数
計数すると、オーバーフロー信号の立ち上がりによって
カウンタ7をリセットするとともに、そのオーバーフロ
ー信号をラッチ信号としてランチ回路5に供給し、ラッ
チ信号の立ち下がりでシフトレジスタ3の出力情報を再
びランチする。
以下、上記の動作を繰り返し、シフトレジスタ3の出力
情報の巡回とシフトレジスタ3の出力情報のランチを繰
り返していく。
上記の動作において、シフトレジスタ3の一つの出力情
報に注目すれば、ランチ信号が発生する毎に出力情報が
反転を繰り返してデユーティ−比Aの矩形波になること
が分る。同様に他の出力情報も反転を繰り返しデユーテ
ィ−比2の矩形波となる。そこで、LCD駆動条件から
、コモン電極とセグメント電極間に印加される矩形波が
同位相であればそのセグメントが表示されず、また逆位
相であればそのセグメントが表示されるので、シフトレ
ジスタ3に対して最初に外部から表示情報を転送する場
合にコモン電極の表示情報(オン。
オフ情報)を“L”に設定すれば、表示したいセグメン
トの情報だけ“■1″にすればよいことになる。第5図
はシフトレジスタ3の出力情報とラッチ信号とのタイミ
ング関係を示す図である。出力端子Q1がコモンに対応
し、出力端子Q2.QlOがそれぞれセグメント1.セ
グメント2に対応するものとすれば、図の例ではセグメ
ント1の表示情報はコモンの情報と逆位相であるので、
セグメント1は表示状態となる。またセグメント2の情
報はコモン情報と同位相であるので、そのセグメント2
は非表示状態となる。
(f1発明の効果 以上のようにこの発明によれば、液晶の各電極のオン、
オフ情報をクロックに同期してそのクロックで動作する
シフトレジスタにシリアルに導くようにしたので、周辺
回路との接続ライン数が非常に少な(なる。またLCD
駆動波形は直流分を造らないことが必要である一方にお
いて、矩形波のデユーティ−比が2からずれると実効的
に直流成分が印加されることになるが、この発明によれ
ば、シフトレジスタの出力情報が一巡する毎に反転情報
としてランチされるため、その周期が一定となり、セグ
メントやコモンの各電極へ印加される電圧はデユーティ
−比が2の完全な矩形波となる。
【図面の簡単な説明】
第1図は液晶の駆動波形を示す図、第2図は従来の液晶
表示器駆動回路で第1図に示す駆動波形を形成する回路
図である。第3図はこの発明の実施例である液晶表示器
駆動回路のブロック図、第4図はシフトレジスタ出力情
報のランチ時タイミングチャート、第5図はランチ信号
とシフトレジスタの出力情報とのタイミング関係を示す
図である。 1→(部入力回路、2−切り換え回路、3−シフトレジ
スタ、4一液晶表示器(LCD)、5−ランチ回路、6
−4言号反転回路、7−カウンタ。 出願人 古野電気株式会社 代理人 弁理士 小森久夫

Claims (3)

    【特許請求の範囲】
  1. (1) 液晶の各電極のオン、オフ情報をクロックに同
    期してそのクロックで動作するシフトレジスタシリアル
    に導く外部入力回路と、前記シフトレジスタの出力情報
    を一定時間毎に信号反転させてそのシフトレジスタの入
    力にシリアルに帰還させる巡回回路と、前記外部入力回
    路と前記巡回回路の動作を切り換える切り換え回路と、
    前記一定時間毎に前記シフトレジスタの出力情報をラン
    チするラッチ手段と、を有し、前記ランチ手段のランチ
    情報を液晶の各電極に印加することを特徴とする液晶表
    示器駆動回路。
  2. (2)前記各電極のオン、オフ情報はセグメント電極の
    オン、オフ情報とコモン電極のオン、オフ情報である特
    許請求の範囲第1項記載の液晶表示器駆動回路。
  3. (3)前記ランチ手段は前記シフトレジスタのシフト回
    数を計数するカウンタと、このカウンタで前記シフトレ
    ジスタの全シフト段数計数したときそのシフトレジスタ
    の出力情報をランチするラッチ回路とで構成される特許
    請求の範囲第1項または第2項記載の液晶表示器駆動回
    路。
JP4837084A 1984-03-13 1984-03-13 液晶表示器駆動回路 Granted JPS60191296A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4837084A JPS60191296A (ja) 1984-03-13 1984-03-13 液晶表示器駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4837084A JPS60191296A (ja) 1984-03-13 1984-03-13 液晶表示器駆動回路

Publications (2)

Publication Number Publication Date
JPS60191296A true JPS60191296A (ja) 1985-09-28
JPH0316031B2 JPH0316031B2 (ja) 1991-03-04

Family

ID=12801446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4837084A Granted JPS60191296A (ja) 1984-03-13 1984-03-13 液晶表示器駆動回路

Country Status (1)

Country Link
JP (1) JPS60191296A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564183A (en) * 1979-06-21 1981-01-17 Casio Computer Co Ltd Display system
JPS5865482A (ja) * 1981-10-15 1983-04-19 株式会社東芝 デ−タ転送制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564183A (en) * 1979-06-21 1981-01-17 Casio Computer Co Ltd Display system
JPS5865482A (ja) * 1981-10-15 1983-04-19 株式会社東芝 デ−タ転送制御装置

Also Published As

Publication number Publication date
JPH0316031B2 (ja) 1991-03-04

Similar Documents

Publication Publication Date Title
EP0295802B1 (en) Liquid crystal display device
CN107393461B (zh) 栅极驱动电路及其驱动方法和显示装置
CN109584942B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
JPH0473845B2 (ja)
JPS63304228A (ja) 液晶表示装置
GB2067332A (en) Electro-optical display arrangements
GB1595861A (en) Matrix drive system for liquid crystal display
JPS60191296A (ja) 液晶表示器駆動回路
JPS5824752B2 (ja) デンシドケイ
JP3566620B2 (ja) 液晶表示駆動回路
JPH0439649B2 (ja)
JPH0711746B2 (ja) 液晶駆動方法
JP3436680B2 (ja) 表示装置の駆動回路
CN210743552U (zh) 显示驱动装置与显示驱动系统
JP3281806B2 (ja) 液晶表示装置
JP2001100688A (ja) 表示装置の駆動方法および駆動回路
JPS62262030A (ja) 液晶駆動制御装置
JPH0469392B2 (ja)
JPS59116792A (ja) 液晶表示装置
JP2786185B2 (ja) 液晶表示駆動回路
JPH01185597A (ja) 液晶表示用コモン駆動回路
JPS59149392A (ja) 液晶駆動制御回路
JPH01141475A (ja) 薄型表示装置
JPS60241091A (ja) 液晶駆動回路
JPH03200282A (ja) 画像表示装置