JPS60180292A

JPS60180292A - 空間スイツチ

Info

Publication number: JPS60180292A
Application number: JP3438484A
Authority: JP
Inventors: Katsuji Horiguchi; 勝治堀口; Takao Yano; 矢野　隆夫; Takahiro Aoki; 隆宏青木
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1984-02-27
Filing date: 1984-02-27
Publication date: 1985-09-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明は入力回線数ｍ１出力回線数ｎ　（ｍ　、　ｎと
もに１以上の自然数）のディジタル空間スイッチにおい
て、前記ｍ個の入力回線の中、任意の１つの入力回線を
前記ｎ個の出力回線に含１れる、少なくとも１つの出力
回線に接続するディジタル空間スイッチのＬＳＩ構成に
関するものである。

（背景技術）従来の時分割ディジタル交換システムは、発呼者と被呼
者との接続に、ディジタル信号のタイムスロットの位置
交換（時分割スイッチ）と回線の位置交換（空間スイッ
チ）の組み合わせで実現されることが多かった。しかし
、信号伝送回線のディジタル化が進むに従い、電話だけ
でなくコンビーータ、画像等のデータ信号が電話による
音声データと相互乗り入れするようになり、この場合、
電話交換のようなエンド・ツウ・エンドのスイッチだけ
でなく、例えばＣＡＴＶのような用途ではセンタ・ツウ
中エンド、すなわち１つのリソースを多数のユーザが同
時に共用することも生じる。上記で述べたようなエンド
・ツウ・エンドおよびセンタ・ツウ・エンドの交換に共
用するディジタル空間スイッチの概念図を図１に示す。

図中１１〜Ｉｍは入力回線群を、０１〜Ｏｎは出力回線
群を表わしており、Ｓはスイッチ・ボックスである。該
スイッチ・ボックスに要求される機能は、（１）入力回線群１１〜Ｉつの任意の１つの入力信号を
、出力回線群Ｏ４〜Ｏｎのいずれにも選択的に伝送する
手段と、（２）前記入力回線を選択的に出力回線に接続するため
に、スイッチの解放、接続を選択的に行う手段、とを具備することが基本である。一方、２つ以上の入力
回線が同時に１つの出力回線に接続されることはないこ
とに注意する必要がある。

前記スイッチ機能を実現する手段として、電磁リレーに
よるスイッチ・マトリクスを構成する手段が考えられる
が、機械接点のために体積が大きく、速度が遅いという
欠点がある。また、ｍ・×？？。

個のスイッチ素子を同時にかつ独立に接続／解放を指定
するような構成では、少なくともｎｖｘｎ本の独立の制
御信号が必要になシ、配線本数が極めて大になり、集積
回路で該スイッチを実現する場合多大な面積を必要とす
る。

（発明の課題）本発明は、これらの欠点を除去するために、制御情報の
設定を出力回線を共有するスイッチ列の単位で、しかも
並列に行うことによシ、集積回路で小形、経済的かつ高
速に行えるようにしたもので以下図面について詳細に説
明する。

（発明の構成および作用）第２図は本発明の実施例であって、上記ディジタル空間
スイッチにおいて８は、該ディジタル空間スイッチの１
つのスイッチ要素を表わしており、αはスイッチ素子で
例えばトライ・ステート・バッファ回路又ハトランス・
ミッション（トランスファー）ゲート等で構成される。

ｂはクリア信号伺シリアル・シフト・レジスタで前記ス
イッチ素子ａのオン（導通）、ないしはオフ（非導通）
ステートのいずれかを指定し、該指定情報を保持するレ
ジスタで、シリアル・シフト機能を併せ持つ。

１０は入力回線信号（以下では単に入力信号と称する）
で、前記スイッチ素子αに入力され、１０／は前記スイ
ッチαの出力回線信号（以下では単に出力信号と称する
）に相当する。２０は前記スイッチ素子αのオンないし
はオフを指定するスイッチ状態指定入力信号で、前記シ
リアル・シフト・レジスタｂに入力され、２０′は前記
シリアル・シフト・レジスタのシリアル・シフトの出力
信号を表わす。３０はクリア信号で、前記シリアル・シ
フト・レジスタの内容を保持′するか、消去（クリヤ）
するかを決める信号である。４０はクロック信号で前記
シリアル・シフト・レジスタの内容を１回のクロックで
１ビツトシリアル・シフトする。

５０は前記スイッチ素子αへの制御入力信号であシ、か
つシリアル・シフト・レジスタのスイッチ状態制御出力
信号でもある。

第３図は前記スイッチ要素Ｓの動作説明図である。第３
図における番号は第２図の番号に対応する。この動作を
説明すると、時刻ｔ。まで制御信号５０　が高レベル（
又は低レベル）で前記スイッチαが導通（又は非導通）
状態にあるが、時刻ｔ。〜ｔ２の間、前記クリヤ信号３
０が高レベルになシ、前記シリアル・シフト・レジスタ
ｂの出力信号、すなわち制御信号５０が低レベルになシ
、前記スイッチ素子αは強制的に非導通に持ち込まれる
。

したがって前記状態信号２０および状態設定クロック信
号４０によシ、制御状態が設定される少なくともｔ、ま
で前記スイッチａは解放状態、即ちこの出力信号１０′
はハイ・インピーダンス状態を保持し、後で説明するよ
うに１０′に接続される他のスイッチ要素の信号を有効
なものにすることができる。高レベルの制御信号２０と
高レベルのクロック信号４０とで、シリアル・シフト・
レジスタｂの内容がクリヤ状態（低レベル）から、高レ
ベルの制御信号に書き替えられ、ｔ、以降、前記すの制
御出力信号５０　が高レベルになシ、前記スイッチ素子
αが導通になる。この結果、前記スイッチ素子αが導通
になる。この結果、前記入力信号１０が出力信号１０’
に伝搬し、前記Ｓはスイッチ要素として動作する。

第４図は上記スイッチ要素を用いて２人力、２出力形の
ディジタル空間スイッチを構成した実施例である。Ｉ７
．Ｉ２はスイッチ要素ｓｉ、ｉ（ｉ＝１゜２、　ｊ＝１
．２　）に接続され入力される第２図における１０に相
当する入力信号で、１１はｉ−１のスイッチ要素すなわ
ち８１１およびＳ１２の入力信号端子１０に共通に接続
され、一方Ｉ２はｉ＝２　のスイッチ要素”２１および
８□２の入力信号端子１０に共通に接続される。０．、
．０２はスイッチ要素５ｉｊ（ｉ＝　ｉ　１２１　ｊ＝
　１’＋２　）に接続される出力信号で、０１はｊ＝１
のスイッチ要素、すなわちＳ１１．Ｓ２、の出力信号端
子１０′に共通に接続され、一方０２はｊ−２のスイッ
チ要素すなわちＳ１□、Ｓ２□の出力信号端子１０′に
共通に接続される。

第４図のスイッチマトリクスを通した入力信号と出力信
号の関係をマトリクスで数式的に表わすと、式（１）の
ようになる。

このマトリクスにおいてスイッチ要素Ｓｉｊは１の時、
導通を０の時、非導通を表わす。上記マトリック表現で
意味のあるパタンは前述した制約条件によシ、（：　：）のいずれかである。式（１）の行すなわち８ｉｊのｊ−
１、ないしはｊ−２の行には、多くとも１個しか１が含
まれず、一方列すなわちｉ＝１ないしはｉ−２に対して
は、その制限がない。式（１）によシ、列毎に１ないし
はＯのパタンを設定すれば他の入力と出力の関係を乱さ
ずにスイッチパタンを設定できることは明白である。

スイッチ制御状態設定信号２０、クリヤ信号３０、およ
びクロック信号４０はそれぞれ列毎に共通に接続される
。すなわち、例えばｊ−１に対して、制御信号は８２．
の入力信号端子２０に接続され、またＳ２Ｉの出力信号
２０′が８１□の入力信号端子２０に接続される。３０
および４０はＳ２＋”Ｓ１１に共通に接続される。、ｉ
−２に対しても全く同様である。

ＣＴは、スイッチ要素行列に対するコントローラで、各
スイッチ要素を導通にするか、非導通にするかを決める
制御信号を発生する部分で、Ｒはスくしインチのリクエストを示すリクエスト信号、ＣＬはクロ
ック入力、Ｄは制御データ入力である。コントローラＣ
７’は、リクエスト信号Ｒが入力されると、書替えるべ
きスイッチの位置情報とスイッチ設定情報とを示す制御
データＤをクロックＣＬに従って所定の列、例えばｊ＝
ｔに対し、前記スイッチ設定情報を８１１　Ｉ　８２１
の各スイッチ要素に含まれるシリアルシフトレジスタを
通して伝搬させる。何りロック分（この場合２クロツク
）伝搬させるかはＣＴ内にカウンタを配置し、該カウン
ターよりクロック数をカウントすれば容易に達成できる
。一方、スイッチの使用状態が終了し、スイッチを解放
する場合には、リクエスト信号Ｒ内に含まれるクリヤ信
号と、解放すべきスイッチ素子に対してクリヤ信号を発生し、指定された各スイッチ要
素に含まれるシリアル・シフト・レジスタの内容をスイ
ッチが非導通になるように書き替える。ＣＴは１つ以上
の列を同時に指定できるように構成できるので、複数列
を列単位で並列に接続状態設定ないしは解放状態設定が
できる。実施例では、２行２列のスイッチマトリクスの
例で示したが、一般にｍ行（ｍ≧１）、ｎ列（ｎ≧１）
に・この手法を拡張適用することは容易であシ、コント
ローラＣＴによシ指定された制御信号によシ、解放状態
の設定は１回のクロックで１〜ｎ列の任意の列を同時に
実行でき、接続状態の設定はｍ回のクロックで１〜ｎ列
の任意の選択された列に対し同時に並列に実行できる。

また、第２図においてクリヤ機能を持たないシリアル・
シフト・レジスタの場合には、接続パタンの設定の場合
と同様に、ηＬ回のクロックで解放バタン（ａｌｌ”“
０”　）を設定すればよいことは明らかである。

（発明の効果）以上説明したように、ｍ行ｎ列のスイッチ要素からなる
ディジタル空間スイッチに対し、各スイッチ要素に対し
、列方向にシリアルに制御データを転送し、１回のクリ
ヤ信号で状態をクリヤできるシリアル・シフト・レジス
タと、該シリアル優シフト・レジスタに含まれる制御デ
ータ内容によす導通か非導通かが決定されるスイッチ素
子とを組合わせることにより、１回のクリヤ信号で１〜
ｎ列の任意の列を解放でき、ｍ回のクロックで１〜ｍ行
の全ての行に対し、接続状態を設定できる。

ｍＸｎ個のスイッチ要素の全てに対し、独立にスイッチ
状態を設定する場合に比較して列単位でスイッチ状態設
定を行うために、制御回路のゲート規模およびスイッチ
要素への配線数が大幅に減少するので、集積度が向上し
、大幅々小型・経済化が図れると同時に、スイッチを通
して伝送される入力信号を高速に伝搬できるという利点
がある。

また、ｍ’ｘｎのスイッチマトリクスのスイッチ状態設
定は、ある１個の入力信号に対し、ｋ個（１＜ｋ＜ｎ　
）の任意の出力に入力を接続し、指定されないスイッチ
部に対しては現状態を保存する。

複数の入力信号が１個の出力に同時に接続されることは
ないという機能を実現するには列を単位としたスイッチ
状態設定の書替え単位で十分である。

また上記書替え時間も１０μｓ〜２０μｓで行えれば良
く、状態書込みのだめのクロック周波数を５０ｎＳとす
れば、例えば１０μｓの間に、ｎ＝１ｏｐｓ１５０μ５
＝２００個のスイッチエレメントを書替えることができ
ｍ×２００　（ｍ２１の任意の整数）といった十分大規
模なスイッチマｌ−ＩＪクスを構成できる。

【図面の簡単な説明】

第１図は、ディジタル信号の空間スイッチの概念図であ
り、第２図は本発明の一実施例の一つのスイッチ要素、
第３図は上記スイッチ要素の動作タイミング図、第４図
はスイッチ要素をマトリクス的に配列しだ２×２のスイ
ッチ構成の実施例を示す。Ｓ；スイッチマトリクス、Ｉ、〜１．ｎ、、’：データ
入力信号、０□〜Ｏｎ；データ出力信号、Ｓ；スイッチ
要素、ａ：スイッチ素子、ｂ；クリヤ付シリアルシフト
レジスタ、１０；データ入力信号、１０′；データ出力
信号、２０；シリアル・シフト・レジスタ制御Ｌ１ｊテ
ータ入力信号、２０′；　シリアル・シフト・レジスタ
シリアル出力信号、３０．３０’：クリヤ信号、４０．
４０’　；クロック信号、５０；スイッチ素子制御信号
、ｉＩ、　ｉ２；データ入力信号、Ｏ５，０２；データ
出力信号、Ｓ・・（’　＝　ｔ＋２ｙ　ｊ＝　１１２　
）　；　ｉ行ｊ列目のスイッチ要素、ＣＴ；スイッチ制
御回路、Ｒ；リクエスト信号、ＣＬ；クロック、Ｄ；制
御データ入力信号。特許出願人日本電信電話公社特許出願代理人弁理士　山　本　恵　− 暴１図５尾２図、／Δ 惠３図

Claims

【特許請求の範囲】

（１）　ｍ　（ｍは２以上の自然数）本の入力回線とｎ
（ｎは２以上の自然数）本の出力回線をもつ伝送路の任
意の入力回線と出力回線の接続または解放を行なうｍ行
ｎ列のスイッチマトリクスを構成する空間スイッチにお
いて、任意の１本の出力回線にｐ（するスイッチ要素の
列を単位として並列にスイッチマトリクスのスイッチ要
素の接続パタンを選択的に設定する手段を有し、前記ス
イッチ要素が１個のスイッチ素子と、該スイッチ素子の
接続又は解放を指定する制御情報を保持するシリアルシ
フトレジスタを有し、該スイッチ素子の制御情報パタン
をクロック信号に従って設定する手段と、出力回線を共
有する同一列に属するスイッチ要素のシリアルシフトレ
ジスタに前記制御情報を直列に転送する手段が具備され
、ｍ本の入力回線にふくまれる任意の１本の入力回線を
ｎ本の出力回線にふくまれる任意の１ｃ（ｋは１≦に≦
ｎを満足する自然数）本の出力回線への接続又は解放を
ｍ回のクロックで設定可能なことを特徴とする空間スイ
ッチ。
（２）前記シリアルシフトレジスタがクリア手段を有し
、出力回線を共有する同一列のスイッチ要素のシリアル
シフトレジスタが共通に１回のクリア信号でクリアされ
スイッチ素子が解放されることを特徴とする特許請求の
範囲第１項記載の空間スイッチ。