JPS60168260A - デ−タウエイ・システムのアクセス方法 - Google Patents
デ−タウエイ・システムのアクセス方法Info
- Publication number
- JPS60168260A JPS60168260A JP59022882A JP2288284A JPS60168260A JP S60168260 A JPS60168260 A JP S60168260A JP 59022882 A JP59022882 A JP 59022882A JP 2288284 A JP2288284 A JP 2288284A JP S60168260 A JPS60168260 A JP S60168260A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- computers
- level
- accesses
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、複数上位計算機によりこｎらと共に互に共
通の伝送路を介して接続さｎている複数の下位計算ｒ＊
ｖデータ授受のためにアクセスする１５汰に関する。
通の伝送路を介して接続さｎている複数の下位計算ｒ＊
ｖデータ授受のためにアクセスする１５汰に関する。
従来、この種の方法による装置として第１図に示すデー
タウェイ・システムと呼ばｎるものがあった。図におい
て、１，２はシステム構成において上位の上位計算機、
３は伝送路、いわゆるデータ・ウェイ、４，５，６．７
はシステム構成において上位計算機１，２より下位の下
位計算機である。
タウェイ・システムと呼ばｎるものがあった。図におい
て、１，２はシステム構成において上位の上位計算機、
３は伝送路、いわゆるデータ・ウェイ、４，５，６．７
はシステム構成において上位計算機１，２より下位の下
位計算機である。
仄に動作について説明する。第２図に示すフローチャー
トは上位計算機１又は２が下位計算機４〜７をアクセス
する場合を示す。例えは上位計算機１はステップＳ１に
おいて下位計算機４と接続を確立し、伝送路３を占Ｍす
ることにより、即ち下位計算機４乞アクセスすることに
より両者間でデータの授受？行なう。このデータの授受
が終了すると、伝送路３？１′一旦開放する。ステップ
８２〜Ｓ４において、上位計算機１はステップＳ１と同
じような手順で逐次計算機５〜１をアクセスしてデータ
の授受乞行ない、再びステップＳ１に戻る。
トは上位計算機１又は２が下位計算機４〜７をアクセス
する場合を示す。例えは上位計算機１はステップＳ１に
おいて下位計算機４と接続を確立し、伝送路３を占Ｍす
ることにより、即ち下位計算機４乞アクセスすることに
より両者間でデータの授受？行なう。このデータの授受
が終了すると、伝送路３？１′一旦開放する。ステップ
８２〜Ｓ４において、上位計算機１はステップＳ１と同
じような手順で逐次計算機５〜１をアクセスしてデータ
の授受乞行ない、再びステップＳ１に戻る。
以上は上位計算機１のみが下位計算機４〜１なアクセス
する場合を説明したが、上位計算機２も同じような順序
で下位計算機４〜γなアクセスする場合は仄のようなこ
とが生じる。即ち、上位計算ａ１が下位計Ｗ−機４をア
クセスしている期間に上位計算機２も下位計算機４をア
クセスしようと、しても下位計算ｍ４は上位計算１ａ１
によりアクセスさｎているので、上位計算機２は下位計
算機４があきとなる１で待機しなけｎばならない。この
ような待機は以下、下位計算機５〜７のアクセス時にも
発生し得る。
する場合を説明したが、上位計算機２も同じような順序
で下位計算機４〜γなアクセスする場合は仄のようなこ
とが生じる。即ち、上位計算ａ１が下位計Ｗ−機４をア
クセスしている期間に上位計算機２も下位計算機４をア
クセスしようと、しても下位計算ｍ４は上位計算１ａ１
によりアクセスさｎているので、上位計算機２は下位計
算機４があきとなる１で待機しなけｎばならない。この
ような待機は以下、下位計算機５〜７のアクセス時にも
発生し得る。
従来のデータウェイ・システムのアクセス方法に以上の
ように構成さｎていたので、特定の下位計算機に負荷が
朶中することが生じ、上位計算機が下位計算機な全てア
クセスし終る１でに生ずる待ち時間が長くなる次点があ
った◎ 〔発明の植装〕 この発ＥＩ１１ａ、上記のような従来のものの欠点を除
去するためになさｎたもので、互に独立して動作する複
数の上位計算機が共通の伝送路？介して下位計算機ｔア
クセスする順序？互に異なるように設定することにより
、＠上位計算機における待ち時間を小さくすることがで
きるデータウェイ・システムのアクセス方法を提供する
ことを目的とするＯ 〔発明の実施例〕 以下、この発明の実施例Ｙ図について説明する。
ように構成さｎていたので、特定の下位計算機に負荷が
朶中することが生じ、上位計算機が下位計算機な全てア
クセスし終る１でに生ずる待ち時間が長くなる次点があ
った◎ 〔発明の植装〕 この発ＥＩ１１ａ、上記のような従来のものの欠点を除
去するためになさｎたもので、互に独立して動作する複
数の上位計算機が共通の伝送路？介して下位計算機ｔア
クセスする順序？互に異なるように設定することにより
、＠上位計算機における待ち時間を小さくすることがで
きるデータウェイ・システムのアクセス方法を提供する
ことを目的とするＯ 〔発明の実施例〕 以下、この発明の実施例Ｙ図について説明する。
上位計算機１〜下位計算機Ｔ間の接続は第１図に示すも
のと同様である。
のと同様である。
第３図は、この発明による上位計Ｂｔ！Ａ２のアクセス
順序な示すフローチャートである。上位計算′ｌａ１の
アクセス順序は第２１に示したものと同一である。
順序な示すフローチャートである。上位計算′ｌａ１の
アクセス順序は第２１に示したものと同一である。
久に、第２図及びａ！３図乞参照して動作比ついて説明
する。上位計算機１が子テップＳ１の実行により下位Ｉ
ｆｔ算機４乞アクセスしている＋ｙｊに、上位計算機２
がアクセス処理をスタートさせると。
する。上位計算機１が子テップＳ１の実行により下位Ｉ
ｆｔ算機４乞アクセスしている＋ｙｊに、上位計算機２
がアクセス処理をスタートさせると。
まず、ステップＳ５の実行にニジ下位計算６７がアクセ
スさｎ、上位計算機２と、下位計算機７との間でデータ
の授受がなさｎる。以下、同じようにして上位計ｒｉ＃
機１は逐次下位計算機５〜１ｔステップ８２〜Ｓ４でア
クセスし、上位計算機２に逐次下位計算機６〜４にステ
ップ８６〜Ｓ８でアクセスし、ステップＳ５に戻る。
スさｎ、上位計算機２と、下位計算機７との間でデータ
の授受がなさｎる。以下、同じようにして上位計ｒｉ＃
機１は逐次下位計算機５〜１ｔステップ８２〜Ｓ４でア
クセスし、上位計算機２に逐次下位計算機６〜４にステ
ップ８６〜Ｓ８でアクセスし、ステップＳ５に戻る。
このアクセス順序によると、上位計算ａｌ！１が下位計
算機５乞アクセスしている間に上位計算機２も下位計算
機５をアクセスする可能性がある。この場合は、上位計
Ｂｍ２は上位計算ｍ１のアクセスが終了する１で待機す
る必要が生じるが、それ以外ではアクセスが衝突するこ
とはない。従って上位計ｉ機１及び２は、下位計算機４
〜７’に全てアクセスし終る１で１回だけ待機する可能
性があるのみとなる。
算機５乞アクセスしている間に上位計算機２も下位計算
機５をアクセスする可能性がある。この場合は、上位計
Ｂｍ２は上位計算ｍ１のアクセスが終了する１で待機す
る必要が生じるが、それ以外ではアクセスが衝突するこ
とはない。従って上位計ｉ機１及び２は、下位計算機４
〜７’に全てアクセスし終る１で１回だけ待機する可能
性があるのみとなる。
なお、上記実施例では、上位計算機が下位計算ｍなアク
セスする順序を互に逆にしたが、その順序は他のもので
あってもよく、また上位及び下位計算機の台数は他のも
のであっても上記実施例と同様の効果を奏する。
セスする順序を互に逆にしたが、その順序は他のもので
あってもよく、また上位及び下位計算機の台数は他のも
のであっても上記実施例と同様の効果を奏する。
以上のように、この発明に工ｎは上位計算徴忙りる下位
計算機のアクセス順序を互に異なるものＪＣＬ、ｆｃの
で、下位計算！Ｒを全てアクセスし終る１でに発生する
待ち時間な少なくすることができる効果がある。
計算機のアクセス順序を互に異なるものＪＣＬ、ｆｃの
で、下位計算！Ｒを全てアクセスし終る１でに発生する
待ち時間な少なくすることができる効果がある。
纂１図はデータウェイ・システムのブロック図第２図に
従来のデータウェイ９システムのアクセス方法を示す流
ｎ図、第３図にこの発明の一実施例によるチータウエイ
・システムのアクセス方法な示す流れ囚である。 １．２・・・上位計算機、３・・・伝送路、４〜Ｔ・・
・下位計算機。 特許出願人 三菱電機株式会社
従来のデータウェイ９システムのアクセス方法を示す流
ｎ図、第３図にこの発明の一実施例によるチータウエイ
・システムのアクセス方法な示す流れ囚である。 １．２・・・上位計算機、３・・・伝送路、４〜Ｔ・・
・下位計算機。 特許出願人 三菱電機株式会社
Claims (1)
- 【特許請求の範囲】 互に独立して動作する複数の上位計算機及び複数の下位
計算機な共通のデータウェイにより接続し、上記各上位
計算機により上記各下位計算機を逐仄アクセスしてデー
タを授受するようＫしたデータウェイ・システムのアク
セス方法において。 上記名上位計算機に工９上配も下位計算機を逐次アクセ
スする順序を互に異なる順序としたことを特徴とするデ
ータウェイ１システムのアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59022882A JPS60168260A (ja) | 1984-02-13 | 1984-02-13 | デ−タウエイ・システムのアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59022882A JPS60168260A (ja) | 1984-02-13 | 1984-02-13 | デ−タウエイ・システムのアクセス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60168260A true JPS60168260A (ja) | 1985-08-31 |
Family
ID=12095052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59022882A Pending JPS60168260A (ja) | 1984-02-13 | 1984-02-13 | デ−タウエイ・システムのアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60168260A (ja) |
-
1984
- 1984-02-13 JP JP59022882A patent/JPS60168260A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609444B2 (ja) | データ処理システム | |
| JPH01150963A (ja) | 計算機におけるｉｐｌ方法 | |
| JPS60168260A (ja) | デ−タウエイ・システムのアクセス方法 | |
| JPS623361A (ja) | ステ−タス通報方式 | |
| JPS58107977A (ja) | 記憶装置へのアクセス方式 | |
| JPH0528856B2 (ja) | ||
| JPH01263858A (ja) | マルチプロセッサシステム | |
| KR100520605B1 (ko) | 멀티 세그먼티드 버스들을 사용하는 디지털 신호 처리장치 및 방법 | |
| JPS61243559A (ja) | 二重化処理システム | |
| JP2531080B2 (ja) | バスアダプタ切り換え方式 | |
| JPS6134657A (ja) | 入出力カ−ド具備計算機 | |
| KR200446071Y1 (ko) | 다중 인터럽트요청 신호를 지원하는 버스의 로직게이트웨이 회로 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPH10333962A (ja) | オンラインシステム、インターフェースおよび記録媒体 | |
| JPH0130170B2 (ja) | ||
| JPH03122744A (ja) | コンピュータシステム | |
| JPH02190922A (ja) | 入出力制御装置 | |
| JPS61184645A (ja) | 割込制御方式 | |
| JPS6395561A (ja) | デ−タ処理システムの履歴情報取得方法 | |
| JPH06231085A (ja) | 内蔵レジスタアクセス制御方式 | |
| JPS62147543A (ja) | 分散フアイルアクセス方式 | |
| JPS6336469A (ja) | 周辺制御装置 | |
| JPS60151763A (ja) | ホスト計算機からの複数端末計算機のイニシヤル方法 | |
| JPH04281519A (ja) | 並列ソート装置 |