JPS60165730A - 樹脂モ−ルド型半導体装置の製造方法 - Google Patents
樹脂モ−ルド型半導体装置の製造方法Info
- Publication number
- JPS60165730A JPS60165730A JP2209684A JP2209684A JPS60165730A JP S60165730 A JPS60165730 A JP S60165730A JP 2209684 A JP2209684 A JP 2209684A JP 2209684 A JP2209684 A JP 2209684A JP S60165730 A JPS60165730 A JP S60165730A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- mold
- cavities
- resin
- dip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は樹脂モールド型半導体装置の製造方法に係り、
リードフレームに一定間隔に配置したリード群に夫々固
着された半導体素子を樹脂モールドする樹脂モールド型
半導体装置の製造方法に関するものである。
リードフレームに一定間隔に配置したリード群に夫々固
着された半導体素子を樹脂モールドする樹脂モールド型
半導体装置の製造方法に関するものである。
（ロ）従来技術
従来リードフレームのリード群に固着された半導体素子
を樹脂モールドするには、使用したＩＪ−ドフレームに
応じて専用のモールド金型を利用していた。斯る方法は
大量製造には適しているが、種類の異なる機種を少量製
造する場合には、機種毎に新たなモールド金型が必要と
なり、コストアップの要因となる。
を樹脂モールドするには、使用したＩＪ−ドフレームに
応じて専用のモールド金型を利用していた。斯る方法は
大量製造には適しているが、種類の異なる機種を少量製
造する場合には、機種毎に新たなモールド金型が必要と
なり、コストアップの要因となる。
そこで、特公昭５８−１３０２９号公報のように、リー
ド片本数の異なったリードフレームでもモールド金型を
共通化する方法が提案されている。
ド片本数の異なったリードフレームでもモールド金型を
共通化する方法が提案されている。
しかしながら、上述した方法は、ＤＩＰ（デュアルイン
ラインバツケジ）状のリードフレームあるいはＳＥＰ
（シングルエンデッドバンケン）状のリードフレームの
どちらか一方におけるリード片本数の異なった本数のリ
ードフレームに対して、同一のモールド金型を用いるも
ので、ＤＩＰ状リードフレームにはＤＩＰ状リードフレ
ーム用のモールド金型を、ＳＥＰ状リードフレームには
ＳＥＰ状リードフレーム用のモールド金型をそれぞれ準
備しなければならず、ＳＥＰあるいはＤＩＰ状のリード
フレームとタイプが異なる機種を製造するためには、新
たにモールド金型が必要となり、前述と同様の難点があ
る。
ラインバツケジ）状のリードフレームあるいはＳＥＰ
（シングルエンデッドバンケン）状のリードフレームの
どちらか一方におけるリード片本数の異なった本数のリ
ードフレームに対して、同一のモールド金型を用いるも
ので、ＤＩＰ状リードフレームにはＤＩＰ状リードフレ
ーム用のモールド金型を、ＳＥＰ状リードフレームには
ＳＥＰ状リードフレーム用のモールド金型をそれぞれ準
備しなければならず、ＳＥＰあるいはＤＩＰ状のリード
フレームとタイプが異なる機種を製造するためには、新
たにモールド金型が必要となり、前述と同様の難点があ
る。
（ハ）発明の目的
本発明は上述した難点に鑑みてなされたもので、ＳＥＰ
あるいはＤＩＰ状のリードフレームといったタイプの異
なるリードフレームでも、モールド金型を共通化できる
樹脂モールド型半導体装置の製造方法を提供することを
目的とする。
あるいはＤＩＰ状のリードフレームといったタイプの異
なるリードフレームでも、モールド金型を共通化できる
樹脂モールド型半導体装置の製造方法を提供することを
目的とする。
に）発明の構成
本発明は、リードフレームに一定間隔に配置されるリー
ド群の間隔をモールド金型のキャビティの間隔と同間隔
に配置したＳＥＰ状のリードフレーム、あるいは前記リ
ード群の間隔を前記キャビティの間隔に対してＮ（Ｎ＝
ｎ＋１、ｎ ＝ １．２．３・・・）倍の間隔で配置し
たＤＩＰ状リーすフレーームを準備し、リードフレーム
を前記金型に配置すると共に、リードフレームがＳＥＰ
状リードフレームのときには前記キャピテイの全てに溶
融樹脂を導入し、リードフレームがＤＩＰ状リードフレ
ームのときにはＮ個おきの前記キャビティに溶融樹脂を
導入することにより、樹脂モールドを行うことを特徴と
する樹脂モールド型半導体装置の製造方法である。
ド群の間隔をモールド金型のキャビティの間隔と同間隔
に配置したＳＥＰ状のリードフレーム、あるいは前記リ
ード群の間隔を前記キャビティの間隔に対してＮ（Ｎ＝
ｎ＋１、ｎ ＝ １．２．３・・・）倍の間隔で配置し
たＤＩＰ状リーすフレーームを準備し、リードフレーム
を前記金型に配置すると共に、リードフレームがＳＥＰ
状リードフレームのときには前記キャピテイの全てに溶
融樹脂を導入し、リードフレームがＤＩＰ状リードフレ
ームのときにはＮ個おきの前記キャビティに溶融樹脂を
導入することにより、樹脂モールドを行うことを特徴と
する樹脂モールド型半導体装置の製造方法である。
（ホ）実施例
以下、本発明の実施例を図面を参照して説明する。
第１図および第２図は夫々リードフレームに樹脂モール
ドを施した状態を示す平面図であり、第１図はＳＥＰ状
リードフレーム、第２図はＤＩＰ状リードフレームであ
る。
ドを施した状態を示す平面図であり、第１図はＳＥＰ状
リードフレーム、第２図はＤＩＰ状リードフレームであ
る。
図において、（１１（２＋は連結条帯、（３１（３）・
・・（３）はリード片である。連結条帯（１）（２）は
互いに平行に配列され、連結条帯（１１（２）の間には
、一定間隔に配置した後述するリード群が配置され、リ
ード群に固着された半導体素子を樹脂モールドする。（
４）はモールド部である。
・・（３）はリード片である。連結条帯（１）（２）は
互いに平行に配列され、連結条帯（１１（２）の間には
、一定間隔に配置した後述するリード群が配置され、リ
ード群に固着された半導体素子を樹脂モールドする。（
４）はモールド部である。
第３図はリードフレームの一例として１０ピンのＤＩＰ
状リードフレームのリード群を示す平面図である。第３
図において、連結条帯は（１）（２）であり、リード片
は（３）（訃・・（３）である。半導体素子を固着する
パッド（５）は樹脂モールドの略中夫に位置するように
配置され、支持片（６１（６１より連結条帯（１１（２
）と一体となっている。リード片連結部分（７）（７）
には、リード片（３）（３１・・・（３）の先端が一体
化されると共に、連結条帯（１１（２１とも一体化され
ている。（８）（８）はリード片間隔片であり、リード
片（３）（３）・・・（３）の中間部分を連結条帯（＋
１（２）と一体化している。
状リードフレームのリード群を示す平面図である。第３
図において、連結条帯は（１）（２）であり、リード片
は（３）（訃・・（３）である。半導体素子を固着する
パッド（５）は樹脂モールドの略中夫に位置するように
配置され、支持片（６１（６１より連結条帯（１１（２
）と一体となっている。リード片連結部分（７）（７）
には、リード片（３）（３１・・・（３）の先端が一体
化されると共に、連結条帯（１１（２１とも一体化され
ている。（８）（８）はリード片間隔片であり、リード
片（３）（３）・・・（３）の中間部分を連結条帯（＋
１（２）と一体化している。
尚、ＳＥＰ状リードフレームはリード片（３）・・・が
一方向に配列された以外は、ＤＩＰ状リードフレームと
大差はないのでＳＥＰ状リードフレームのリード群につ
いてはここでは説明を省略する。
一方向に配列された以外は、ＤＩＰ状リードフレームと
大差はないのでＳＥＰ状リードフレームのリード群につ
いてはここでは説明を省略する。
上述したようなリード群を、ＳＥＰ状リードフレームの
場合、連結条帯（１）（２）間に、後述するモールド金
型のキャビティの間隔と同間隔に配置している。また、
ＤＩＰ状リードフレームの場合、リード群の間隔をキャ
ビティの間隔に対してＮ（Ｎ＝ｎ＋１．ｎ＝１．２．３
・・・）倍の間隔で、連結条帯（ｔ）（２）間に配置さ
れる。本実施例のＤＩＰ状リードフレームは、リード群
の間隔をキャビティの間隔に対して２倍の間隔で配置し
ている。
場合、連結条帯（１）（２）間に、後述するモールド金
型のキャビティの間隔と同間隔に配置している。また、
ＤＩＰ状リードフレームの場合、リード群の間隔をキャ
ビティの間隔に対してＮ（Ｎ＝ｎ＋１．ｎ＝１．２．３
・・・）倍の間隔で、連結条帯（ｔ）（２）間に配置さ
れる。本実施例のＤＩＰ状リードフレームは、リード群
の間隔をキャビティの間隔に対して２倍の間隔で配置し
ている。
第４図および第５図に本発明に用いるモールド金型の一
例を示す。第４図は断面図、第５図は下型の平面図であ
る。第４図および第５図において、顛は下型、ａυは上
型であり、下型０〔および上型（１１）は図示しないポ
ストによって案内され、各々型合せ可能に構成されてい
る。下型００１には、ボｙトａ’ａを中心にしてランナ
ーＱ３が延長され、各ランナーａ３にゲートＩを介して
下型キャビティ０９が一定間隔に配置され、また上型ａ
υには下型キャビティＯ５１に対応して上型キャビティ
（ｌｆｆｌが配置されている。
例を示す。第４図は断面図、第５図は下型の平面図であ
る。第４図および第５図において、顛は下型、ａυは上
型であり、下型０〔および上型（１１）は図示しないポ
ストによって案内され、各々型合せ可能に構成されてい
る。下型００１には、ボｙトａ’ａを中心にしてランナ
ーＱ３が延長され、各ランナーａ３にゲートＩを介して
下型キャビティ０９が一定間隔に配置され、また上型ａ
υには下型キャビティＯ５１に対応して上型キャビティ
（ｌｆｆｌが配置されている。
そして、一つおきのキャビティＱ５）にはゲート０４）
が２個設けられており、このゲートには、例えば開閉弁
などが設けられ、必要に応じてゲートを開閉するように
構成される。史に、この金型にはボットＱ２１とランナ
ー０３）との間にパルプα７）θ樽が設けられ、パルプ
の開閉によって溶融樹脂が供給されるキャビティを変更
することができるようになっている。
が２個設けられており、このゲートには、例えば開閉弁
などが設けられ、必要に応じてゲートを開閉するように
構成される。史に、この金型にはボットＱ２１とランナ
ー０３）との間にパルプα７）θ樽が設けられ、パルプ
の開閉によって溶融樹脂が供給されるキャビティを変更
することができるようになっている。
すなわち、パルプ０ηを開くと、全てのキャビティ０！
５１・・・に溶融樹脂が供給され、パルプ（１樽を開（
と、−個おきのキャビティＱ５）・・・に溶融樹脂が供
給される。尚、０唄より一ドフレームである。
５１・・・に溶融樹脂が供給され、パルプ（１樽を開（
と、−個おきのキャビティＱ５）・・・に溶融樹脂が供
給される。尚、０唄より一ドフレームである。
つぎに、上述したモールド金型で周知の方法により半導
体素子が固着されたＳＥＰ状リードフレームおよびＴ）
ＩＰ状リードフレームを樹脂モールドする場合について
説明する。第６図はＳＥＰ状リードフレームを樹脂モー
ルドする場合の断面図、第７図はＤＩＰ状リードフレー
ムを樹脂モールドする場合の断面図である。
体素子が固着されたＳＥＰ状リードフレームおよびＴ）
ＩＰ状リードフレームを樹脂モールドする場合について
説明する。第６図はＳＥＰ状リードフレームを樹脂モー
ルドする場合の断面図、第７図はＤＩＰ状リードフレー
ムを樹脂モールドする場合の断面図である。
まず、ＳＥＰ状リードフレームを樹脂モールドする場合
について説明する。ＳＥＰ状リードフレーム（１９ｓ
）を下型００）に設けたセットピン等により所定位置に
配置する。そして、下型００）と上型（１１）とを型合
せｔ２、リードフレーム（１９，）を挾持した後、パル
プ（１７）を開放すると、全てのキャビティヘボットａ
り、ランナα飄ゲート（＋４）を介して溶融樹脂が供給
され、ＳＥＰ状リードフレーム（１９，）に樹脂モール
ド翰が施される。
について説明する。ＳＥＰ状リードフレーム（１９ｓ
）を下型００）に設けたセットピン等により所定位置に
配置する。そして、下型００）と上型（１１）とを型合
せｔ２、リードフレーム（１９，）を挾持した後、パル
プ（１７）を開放すると、全てのキャビティヘボットａ
り、ランナα飄ゲート（＋４）を介して溶融樹脂が供給
され、ＳＥＰ状リードフレーム（１９，）に樹脂モール
ド翰が施される。
また、ＤＩＰ状リードフレームを樹脂モールドする場合
は、前述と同様にして、ＤＩＰ状リードフレーム（１９
ｄ）を下型００）および上型αｌ）で挾持する。
は、前述と同様にして、ＤＩＰ状リードフレーム（１９
ｄ）を下型００）および上型αｌ）で挾持する。
そして、ＤＩＰ状リードフレーム（１９りの場合は、半
導体素子が固着されたリード群は一個おきのキャビティ
に位置するように構成しているので、その対応するキャ
ビティのみ、溶融樹脂を供給すれば良い。従って、パル
プ（ｌを開き、−個おきのキャビティヘボッ）ＱＬ ラ
ンナ０〜、ゲート０４）を介して溶融樹脂が供給されＤ
ＩＰ状リードフレーム（１９，＜）に樹脂モールド翰が
施される。
導体素子が固着されたリード群は一個おきのキャビティ
に位置するように構成しているので、その対応するキャ
ビティのみ、溶融樹脂を供給すれば良い。従って、パル
プ（ｌを開き、−個おきのキャビティヘボッ）ＱＬ ラ
ンナ０〜、ゲート０４）を介して溶融樹脂が供給されＤ
ＩＰ状リードフレーム（１９，＜）に樹脂モールド翰が
施される。
（へ）発明の詳細
な説明したように、本発明に依れば、ＳＥＰあるいはＤ
ＩＰ状のリードフレームとい９たタイプの異なったリー
ドフレームでも、それぞれに対応したキャビティにのみ
溶融樹脂を供給することにより、モールド金型を共通化
することができるなどその工業的価値は大きい。
ＩＰ状のリードフレームとい９たタイプの異なったリー
ドフレームでも、それぞれに対応したキャビティにのみ
溶融樹脂を供給することにより、モールド金型を共通化
することができるなどその工業的価値は大きい。
第１図および第２図はリードフレームに樹脂モールドを
施した状態を示す平面図で、第１図はＳＥＰ状リードフ
レーム、第２図はＤＩＰ状リードフレームである。第３
図はＤＩＰ状リードフレームのリード群を示す平面図で
ある。第４図および第５図は本発明に用いるモールド金
型の一例を示し、第４図は断面図、第５図は下型の平面
図である。第６図および第７図は、リードフレームに樹
脂モールドを施す状態を示す断面図で、第６図はＳＥＰ
状リードフレームの場合、第７図はＤＩＰ状リードフレ
ームの場合である。 （３）・・・リード片、 （４）・・・モールド部、
Ｑｌ・・・下型、０１）・・・上型、 ０３）・・・ラ
ンナー、 ０４）・・・ゲート、α９、（１６１・・・
キャビティ、 （イ）・・・樹脂モールド。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 靜 夫 第１図 第３図
施した状態を示す平面図で、第１図はＳＥＰ状リードフ
レーム、第２図はＤＩＰ状リードフレームである。第３
図はＤＩＰ状リードフレームのリード群を示す平面図で
ある。第４図および第５図は本発明に用いるモールド金
型の一例を示し、第４図は断面図、第５図は下型の平面
図である。第６図および第７図は、リードフレームに樹
脂モールドを施す状態を示す断面図で、第６図はＳＥＰ
状リードフレームの場合、第７図はＤＩＰ状リードフレ
ームの場合である。 （３）・・・リード片、 （４）・・・モールド部、
Ｑｌ・・・下型、０１）・・・上型、 ０３）・・・ラ
ンナー、 ０４）・・・ゲート、α９、（１６１・・・
キャビティ、 （イ）・・・樹脂モールド。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 靜 夫 第１図 第３図
Claims (1)
- （１）複数個のキャビティを一定間隔に配置したモール
ド金型にて、リードフレームに一定間隔に配置したリー
ド群に夫々固着された半導素子を樹脂モールドする樹脂
モールド型半導体装置を製造する方法であって、前記リ
ード群の間隔を前記キャビティの間隔と同間隔に配置し
たＳＥＰ状の多数本のリード片を備えたＳＥＰ状リード
フレーム、あるいは、前記リード群の間隔を前記キャビ
ティの間隔に対してＮ（Ｎ＝ｎ＋１、ｎ＝１．２．３
・）倍の間隔で配置したＤＩＰ状の多数本のリード片を
備えたＤＩＰ状リードフレームを準備し、リードフレー
ムを前記金型に配置すると共に、リードフレームがＳＥ
Ｐ状リードフレームのときには前記キャビティの全てに
溶融樹脂を導入し、リードフレームがＤＩＰ状リードフ
レームのときにはＮ個おきの前記キャビティに溶融樹脂
を導入することにより、樹脂モールドを行うことを特徴
とする樹脂モールド型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209684A JPS60165730A (ja) | 1984-02-08 | 1984-02-08 | 樹脂モ−ルド型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209684A JPS60165730A (ja) | 1984-02-08 | 1984-02-08 | 樹脂モ−ルド型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60165730A true JPS60165730A (ja) | 1985-08-28 |
Family
ID=12073343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2209684A Pending JPS60165730A (ja) | 1984-02-08 | 1984-02-08 | 樹脂モ−ルド型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60165730A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090174055A1 (en) * | 2000-06-09 | 2009-07-09 | Vishay-Siliconix | Leadless Semiconductor Packages |
-
1984
- 1984-02-08 JP JP2209684A patent/JPS60165730A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090174055A1 (en) * | 2000-06-09 | 2009-07-09 | Vishay-Siliconix | Leadless Semiconductor Packages |
| US8928157B2 (en) * | 2000-06-09 | 2015-01-06 | Vishay-Siliconix | Encapsulation techniques for leadless semiconductor packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5018003A (en) | Lead frame and semiconductor device | |
| US4900501A (en) | Method and apparatus for encapsulating semi-conductors | |
| JPS60165730A (ja) | 樹脂モ−ルド型半導体装置の製造方法 | |
| US3367025A (en) | Method for fabricating and plastic encapsulating a semiconductor device | |
| JPS57187945A (en) | Manufacture of semiconductor device | |
| JPS6124241A (ja) | 半導体装置の樹脂封止金型 | |
| JPS60180128A (ja) | 樹脂モ−ルド型半導体装置の製造方法 | |
| JPS6316630A (ja) | 半導体製造装置の樹脂封止用金型 | |
| JPH08164543A (ja) | モールド金型 | |
| JPS59165636A (ja) | 樹脂封止用金型 | |
| JP2564809Y2 (ja) | 樹脂成形金型におけるマニホールド | |
| JP2776466B2 (ja) | 半導体装置の製造方法 | |
| JPH06126782A (ja) | 電子部品の樹脂成形金型 | |
| JPH01150346A (ja) | 樹脂封止型半導体装置のリードフレーム | |
| JPH0631934Y2 (ja) | 時計バンド | |
| KR950004210Y1 (ko) | 표면실장자재의 패키지 성형구조 | |
| JPH01123713A (ja) | モールド金型 | |
| JPH066509Y2 (ja) | 樹脂封止型半導体装置 | |
| JPS5717138A (en) | Resin sealing device for semiconductor device | |
| JPH0356340Y2 (ja) | ||
| JPH0450216U (ja) | ||
| JPS63228631A (ja) | 半導体素子を樹脂封止する金型装置 | |
| JPH0587962U (ja) | リードフレーム | |
| JPH0610682Y2 (ja) | 樹脂封止形半導体装置成形用モールド金型 | |
| JP2548549Y2 (ja) | 半導体装置用の樹脂封止金型 |