JPS60165704A - セラミツクス電子部品 - Google Patents
セラミツクス電子部品Info
- Publication number
- JPS60165704A JPS60165704A JP2230884A JP2230884A JPS60165704A JP S60165704 A JPS60165704 A JP S60165704A JP 2230884 A JP2230884 A JP 2230884A JP 2230884 A JP2230884 A JP 2230884A JP S60165704 A JPS60165704 A JP S60165704A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- ceramic
- ceramic electronic
- electronic component
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
この発明は、セラミックス電子部品に関し、特に、セラ
ミックス基体の一部に該セラミックス基体の表面と裏面
とを電気的に接続する貫通孔（スルーホール）と同じよ
うな役割を果たす領域を有するセラミックス電子部品に
関するものである。
ミックス基体の一部に該セラミックス基体の表面と裏面
とを電気的に接続する貫通孔（スルーホール）と同じよ
うな役割を果たす領域を有するセラミックス電子部品に
関するものである。
従来技術
第１図は、この発明の先行技術となる従来のセラミック
ス電子部品１の斜視図である。第１図に示すように、セ
ラミックス基体２の表面と裏面とを電気的に接続するた
めに、表面から裏面に貫通するスルーホール３を形成し
、該スルーホール３を介して表面と裏面とを電気的に接
続する場合が多い。
ス電子部品１の斜視図である。第１図に示すように、セ
ラミックス基体２の表面と裏面とを電気的に接続するた
めに、表面から裏面に貫通するスルーホール３を形成し
、該スルーホール３を介して表面と裏面とを電気的に接
続する場合が多い。
このにうな構造のセラミックス電子部品１は、たとえば
ソリッドインダクタンスや同一平面上に引出リードを有
するチップコンデンサその他多くの電子部品に活用され
ている。
ソリッドインダクタンスや同一平面上に引出リードを有
するチップコンデンサその他多くの電子部品に活用され
ている。
ところで、■セラミックス基体２に上述のようなスルー
ボール３を形成するためには多くの手間を要すること、
■スルーホールをドリル等により形成する際に、セラミ
ックス基体２が割れやすいこと、■さらには、形成され
たスルーホール３を介してセラミックス基体２の表裏面
を電気的に接続するのにも手間を要すること等の種々の
欠点があり、セラミックス電子部品１がコスト高になる
という欠点があった。
ボール３を形成するためには多くの手間を要すること、
■スルーホールをドリル等により形成する際に、セラミ
ックス基体２が割れやすいこと、■さらには、形成され
たスルーホール３を介してセラミックス基体２の表裏面
を電気的に接続するのにも手間を要すること等の種々の
欠点があり、セラミックス電子部品１がコスト高になる
という欠点があった。
発明の目的
それゆえに、この発明は、セラミックス基体の表裏面を
電気的に接続するようなセラミックス電子部品において
、導体を通すためのスルーホールを形成する代わりに、
セラミックス基板を部分的に導通または導通に近い状態
に変え、それによってセラミックス基板の表裏面を電気
的に接続できるにうにしたセラミックス電子部品を提供
することを目的としている。
電気的に接続するようなセラミックス電子部品において
、導体を通すためのスルーホールを形成する代わりに、
セラミックス基板を部分的に導通または導通に近い状態
に変え、それによってセラミックス基板の表裏面を電気
的に接続できるにうにしたセラミックス電子部品を提供
することを目的としている。
発明の構成
この発明は、簡単に言えば、セラミックス基体の表裏面
に互いに対向する焼付電極を形成し、その焼付電極で挾
まれた部分のセラミックス基体が、還元されて相対的に
低抵抗化された状態となっているセラミックス電子部品
である。
に互いに対向する焼付電極を形成し、その焼付電極で挾
まれた部分のセラミックス基体が、還元されて相対的に
低抵抗化された状態となっているセラミックス電子部品
である。
この発明の適用されるセラミックス基体は、好ましくは
、結晶粒子内部が相対的に低抵抗で、結晶粒界が相対的
に高抵抗化されている粒界絶縁型半導体セラミックスで
ある。このようなセラミックスの場合は、還元して相対
的に低抵抗化すべき領域が結晶粒界であり、還元領域の
容積が少ないので還元が容易であるという利点を有する
。
、結晶粒子内部が相対的に低抵抗で、結晶粒界が相対的
に高抵抗化されている粒界絶縁型半導体セラミックスで
ある。このようなセラミックスの場合は、還元して相対
的に低抵抗化すべき領域が結晶粒界であり、還元領域の
容積が少ないので還元が容易であるという利点を有する
。
また、上記対向して形成される焼付電極は、ＡＬまたは
７ｎを主体とし、ガラスフリットをたとえば３０重Ｍ％
程含むものであることが好ましい。
７ｎを主体とし、ガラスフリットをたとえば３０重Ｍ％
程含むものであることが好ましい。
このように、電極の主成分をＡｆＬまたは７ｎとした場
合、電極の焼付に伴ないセラミックス基体の還元を良好
に行なうことかできる。なお、電極の主成分としては、
ＡＬ、Ｚｎのほか、Ｎｉ、Ｃｕ等のイオン化傾向の強い
卑金属が適している。
合、電極の焼付に伴ないセラミックス基体の還元を良好
に行なうことかできる。なお、電極の主成分としては、
ＡＬ、Ｚｎのほか、Ｎｉ、Ｃｕ等のイオン化傾向の強い
卑金属が適している。
また、上記ガラスフリットは、その含有量が少ない揚台
還元力が小さく、その含有量が多すぎると焼付電極全体
が酸化されて電極として好ましい特性が得られないので
、その兼ね合いで適当な量が選ばれる。
還元力が小さく、その含有量が多すぎると焼付電極全体
が酸化されて電極として好ましい特性が得られないので
、その兼ね合いで適当な量が選ばれる。
この発明の上）ホの特徴をより一層明確にするために、
以下に図面を参照してこの発明の一実施例について説明
する。
以下に図面を参照してこの発明の一実施例について説明
する。
発明の実施例
第２図は、この発明の一実施例を示す斜視図である。図
において、１はセラミックス電子部品、２はセラミック
ス基体、４．４′、５．５−は電極、６は還元されて相
対的に低抵抗化された領域である。
において、１はセラミックス電子部品、２はセラミック
ス基体、４．４′、５．５−は電極、６は還元されて相
対的に低抵抗化された領域である。
このような構造のセラミックス電子部品１は、次のよう
にして製造される。
にして製造される。
Ｓｒ Ｔｉ ０３ ：９９．６モル％、Ｙ２Ｏ，：０゜
４モル％からなる組成物を、縦横１２ｍｍｘ １２ｍｍ
。
４モル％からなる組成物を、縦横１２ｍｍｘ １２ｍｍ
。
厚み１ｒｆ１ｍの寸法の角板状になるように成形し、１
１００℃で予備焼成を行ない、その後１４２０℃の還元
性雰囲気中で焼成する。焼成された素子は、比抵抗ρが
０゜１ΩＣｌｌ１前後の半導体セラミクスで５− ある。
１００℃で予備焼成を行ない、その後１４２０℃の還元
性雰囲気中で焼成する。焼成された素子は、比抵抗ρが
０゜１ΩＣｌｌ１前後の半導体セラミクスで５− ある。
この半導体セラミックスの表面に、ＣＬＩＯ，Ｐｂ、ｏ
＜、Ｂｉ□Ｏ０などからなる酸化物ペーストを塗布し、
１１００℃で熱拡散させると、結晶粒界が絶縁化されて
、粒界絶縁型半導体セラミックスが得られる。
＜、Ｂｉ□Ｏ０などからなる酸化物ペーストを塗布し、
１１００℃で熱拡散させると、結晶粒界が絶縁化されて
、粒界絶縁型半導体セラミックスが得られる。
この粒界絶縁型半導体セラミックスの表面に、３ｍｍの
間隔をおいて、直径１＋ｍのパターンで２個の円状電極
を形成する。同様に、半導体セラミックスの裏面にも、
上記表面に形成した円状電極と対向刃る位置に、２個の
円状電極を形成する。
間隔をおいて、直径１＋ｍのパターンで２個の円状電極
を形成する。同様に、半導体セラミックスの裏面にも、
上記表面に形成した円状電極と対向刃る位置に、２個の
円状電極を形成する。
該形成する電極は、アルミニウム粉末＝７０重量％、ガ
ラスフリット：３０重量％の混合物に、有機ワニスを混
ぜたペースト状のものを用い、それを上記のパターンに
スクリーン印刷して、８゜０℃で焼付ける。
ラスフリット：３０重量％の混合物に、有機ワニスを混
ぜたペースト状のものを用い、それを上記のパターンに
スクリーン印刷して、８゜０℃で焼付ける。
このようにして第２図に示すセラミックス電子部品１が
得られる。第２図のセラミックス電子部品１において、
その表面電極４（５）と裏面電極４′（５−）との間の
抵抗値は０．１Ωであり、６− 同−面上の電４ｆｉ７′Ｉと電４！ｉ ５どの間の抵抗
値は１０００ＭΩ以上であることが測定された。したが
って、対向する電極４，４．” （５，５”）で挾まれ
た領域６は、他の部分に比べて相対的に低抵抗化され、
導電性を有する領域どなっていることがわかる。
得られる。第２図のセラミックス電子部品１において、
その表面電極４（５）と裏面電極４′（５−）との間の
抵抗値は０．１Ωであり、６− 同−面上の電４ｆｉ７′Ｉと電４！ｉ ５どの間の抵抗
値は１０００ＭΩ以上であることが測定された。したが
って、対向する電極４，４．” （５，５”）で挾まれ
た領域６は、他の部分に比べて相対的に低抵抗化され、
導電性を有する領域どなっていることがわかる。
次に、このＪｚうになる理由について、第３図および第
４図を参照して考察する。
４図を参照して考察する。
第３図おＪ：び第４図は、この実施例に用いられる粒界
絶縁型半導体セラミックス基体の構造をミク［１的に捉
えた部分断面図である。第３図に示すＪ：うに、粒界絶
縁型半導体セラミックス基体１は、半導体セラミックス
の結晶粒子１０が縦横に並んだ構造になっている。この
実施例では、結晶粒子１０は、チタン酸ストロンヂウム
を主体とする月利にで構成されている。結晶粒子１０の
間には、絶縁体化部分、ｔなわち絶縁体化された結晶粒
界１１が存在する。このような構造の粒界絶縁型半導体
セラミックス基体１の表面および裏面の対向する領域に
、第４図に示すように、アルミニウムを主体とする焼イ
１電極４−．４．” （５，５′）を形成する。すると
、電極／１．４− （５，５”）の焼付時に、△旦→Ａ
ｕ２０．の酸化反応が起こり、この酸化反応に必要な酸
素が電極／１．７Ｉ−（５゜５−）直下の絶縁体化部分
から取除かれる。すなわち、電極Ｉ１． ／Ｉ−（５，
５−）直下の絶縁体化部分１１が還元される。そして、
この還元された絶縁体化部分は半導体化（相対的に低抵
抗化）された領［１１”（ハツチングで示寸）となる。
絶縁型半導体セラミックス基体の構造をミク［１的に捉
えた部分断面図である。第３図に示すＪ：うに、粒界絶
縁型半導体セラミックス基体１は、半導体セラミックス
の結晶粒子１０が縦横に並んだ構造になっている。この
実施例では、結晶粒子１０は、チタン酸ストロンヂウム
を主体とする月利にで構成されている。結晶粒子１０の
間には、絶縁体化部分、ｔなわち絶縁体化された結晶粒
界１１が存在する。このような構造の粒界絶縁型半導体
セラミックス基体１の表面および裏面の対向する領域に
、第４図に示すように、アルミニウムを主体とする焼イ
１電極４−．４．” （５，５′）を形成する。すると
、電極／１．４− （５，５”）の焼付時に、△旦→Ａ
ｕ２０．の酸化反応が起こり、この酸化反応に必要な酸
素が電極／１．７Ｉ−（５゜５−）直下の絶縁体化部分
から取除かれる。すなわち、電極Ｉ１． ／Ｉ−（５，
５−）直下の絶縁体化部分１１が還元される。そして、
この還元された絶縁体化部分は半導体化（相対的に低抵
抗化）された領［１１”（ハツチングで示寸）となる。
よって、電極４．４−間の抵抗値が、上述のｊ：うに、
他の部分に比べて小さいものとなるのである。
他の部分に比べて小さいものとなるのである。
上記実施例では、セラミックス基体２を構成する材料と
して、５ｒＴｉ０３を主体とする組成物で構成した。し
かし、セラミックス材料はこれに限らず、たとえばＢａ
Ｔｔ Ｏａ 、Ｚｎ Ｏ，Ｍｎ −７ｎフＴライ１〜
、Ｎ’＋−７−ｎフＴライ１へ、ＹｉＧなどの結晶粒子
内が相対的に低抵抗で、結晶粒界が相対的に高抵抗のも
のであれば、いずれも好ましい材料として用いることが
できる。
して、５ｒＴｉ０３を主体とする組成物で構成した。し
かし、セラミックス材料はこれに限らず、たとえばＢａ
Ｔｔ Ｏａ 、Ｚｎ Ｏ，Ｍｎ −７ｎフＴライ１〜
、Ｎ’＋−７−ｎフＴライ１へ、ＹｉＧなどの結晶粒子
内が相対的に低抵抗で、結晶粒界が相対的に高抵抗のも
のであれば、いずれも好ましい材料として用いることが
できる。
また、上）ホのような月利以外であっても、電極焼付時
の還元力によって半導体化づ゛る材料であれば、用いる
々ＡＦＡは自由に選択することができる。
の還元力によって半導体化づ゛る材料であれば、用いる
々ＡＦＡは自由に選択することができる。
最後に、この発明の用途の一例について、具体的に説明
しておく。
しておく。
第５図は、この発明の一実施例を用いたソリッドインダ
クタンス７の斜視図である。ソリッドインダクタンス７
を構成するセラミックス基体２の表面には、３列２行の
配置で６つの電極７１〜７６が形成されている。同様に
、各電極に対向するように、裏面にも６つの電極７１′
〜７６−が形成されてる。そして、各電極７１−７１−
１７２−７２”、・・・７ロー７６−間の領域が半導体
化された低抵抗の領域となっている。したがって、表面
および裏面のアルミニウム電極を、図示のようなパター
ンのたとえば銀電極で接続すれば、従来のインダクタン
スのＪ：うにセラミックス基体２にスルーホールを形成
することなく、インダクタンスを構成することができる
。
クタンス７の斜視図である。ソリッドインダクタンス７
を構成するセラミックス基体２の表面には、３列２行の
配置で６つの電極７１〜７６が形成されている。同様に
、各電極に対向するように、裏面にも６つの電極７１′
〜７６−が形成されてる。そして、各電極７１−７１−
１７２−７２”、・・・７ロー７６−間の領域が半導体
化された低抵抗の領域となっている。したがって、表面
および裏面のアルミニウム電極を、図示のようなパター
ンのたとえば銀電極で接続すれば、従来のインダクタン
スのＪ：うにセラミックス基体２にスルーホールを形成
することなく、インダクタンスを構成することができる
。
第６八図ないし第６Ｃ図は、この実施例を用いたチップ
コンデンサ８を示す図である。特に、第９− ６八図は平面図、第６Ｂ図は底面図、第６Ｃ図は斜視図
である。このチップコンデンサ８は、セラミックス基体
２の両側主面にそれぞれ銀電極８１゜８１′が形成され
ており、これら電極の対向部分がコンデンサとして働く
。さらに、セラミックス基体２の表面および裏面に、対
向するアルミニウム電極８２．８２”が形成されており
、これら電極８２．８２−で挾まれた領域が半導体化さ
れている。そして、裏面側では銀電極８１′とアルミニ
ウム電極８２′とが電気的に接続されている。
コンデンサ８を示す図である。特に、第９− ６八図は平面図、第６Ｂ図は底面図、第６Ｃ図は斜視図
である。このチップコンデンサ８は、セラミックス基体
２の両側主面にそれぞれ銀電極８１゜８１′が形成され
ており、これら電極の対向部分がコンデンサとして働く
。さらに、セラミックス基体２の表面および裏面に、対
向するアルミニウム電極８２．８２”が形成されており
、これら電極８２．８２−で挾まれた領域が半導体化さ
れている。そして、裏面側では銀電極８１′とアルミニ
ウム電極８２′とが電気的に接続されている。
よって、第６Ｃ図で示すように、セラミックス基体２の
裏面側電極を、スルーホールを設りることなく表面側に
取出づことができ、接続リード等の接続しやすいチップ
コンデンサ８とされている。
裏面側電極を、スルーホールを設りることなく表面側に
取出づことができ、接続リード等の接続しやすいチップ
コンデンサ８とされている。
発明の効果
以上のように、この発明は、セラミックス電子部品の表
裏面等を電気的に接続する場合に、スルーホールを形成
することなく、セラミックス基体を部分的に低抵抗化し
て電気的に接続できる構造としたので、製造が簡単で、
製造時の手間が少な１０− く、かつ溝造的にも丈夫なセラミックス電子部品を提供
することができる。
裏面等を電気的に接続する場合に、スルーホールを形成
することなく、セラミックス基体を部分的に低抵抗化し
て電気的に接続できる構造としたので、製造が簡単で、
製造時の手間が少な１０− く、かつ溝造的にも丈夫なセラミックス電子部品を提供
することができる。
第１図は、従来のスルーホールを形成したセラミックス
電子部品を示す斜視図である。 第２図は、この発明の一実施例を示す斜視図である。第
３図および第４図は、この発明の詳細な説明するために
描いた粒界絶縁型半導体セラミックス基体の部分ｌｉ面
図である。第５図は、この発明を利用して作ったソリッ
ドインダクタンスを示す斜視図である。第６Ａ図〜第６
Ｃ図は、同様にこの発明を利用して作ったチップコンデ
ンサである。 図において、１はセラミックス電子部品、２はセラミッ
クス基体、３はスルーホール、４．４ 。 ５．５′は焼付電極、６は還元されて相対的に低抵抗化
された領域を示す。 １１− １Ｆニ ーｌＩ ｒ１’
電子部品を示す斜視図である。 第２図は、この発明の一実施例を示す斜視図である。第
３図および第４図は、この発明の詳細な説明するために
描いた粒界絶縁型半導体セラミックス基体の部分ｌｉ面
図である。第５図は、この発明を利用して作ったソリッ
ドインダクタンスを示す斜視図である。第６Ａ図〜第６
Ｃ図は、同様にこの発明を利用して作ったチップコンデ
ンサである。 図において、１はセラミックス電子部品、２はセラミッ
クス基体、３はスルーホール、４．４ 。 ５．５′は焼付電極、６は還元されて相対的に低抵抗化
された領域を示す。 １１− １Ｆニ ーｌＩ ｒ１’
Claims (3)
- （１） セラミックス基体の表裏対向する面のそれぞれ
一部に、互いに対向する焼付電極を形成し、 該対向する焼付電極で挾まれた部分のセラミックス基体
が、還元されて相対的に低抵抗化された状態となってい
ることを特徴とする、セラミックス電子部品。 - （２） 前記セラミックス基体は、結晶粒子内部が相対
的に低抵抗で、結晶粒界が相対的に高抵抗化されている
粒界絶縁型半導体セラミックスであることを特徴とする
特許請求の範囲第１項記載のセラミックス電子部品。 - （３） 前記焼付電極は、ＡｆｌまたはＺｎを主体とす
る電極であることを特徴とする特許請求の範囲第１項ま
たは第２項記載のセラミックス電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230884A JPS60165704A (ja) | 1984-02-08 | 1984-02-08 | セラミツクス電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230884A JPS60165704A (ja) | 1984-02-08 | 1984-02-08 | セラミツクス電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60165704A true JPS60165704A (ja) | 1985-08-28 |
| JPH0481842B2 JPH0481842B2 (ja) | 1992-12-25 |
Family
ID=12079110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2230884A Granted JPS60165704A (ja) | 1984-02-08 | 1984-02-08 | セラミツクス電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60165704A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262815A (ja) * | 1987-04-20 | 1988-10-31 | 株式会社村田製作所 | セラミツクコンデンサの電極形成方法 |
-
1984
- 1984-02-08 JP JP2230884A patent/JPS60165704A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262815A (ja) * | 1987-04-20 | 1988-10-31 | 株式会社村田製作所 | セラミツクコンデンサの電極形成方法 |
| JPH0523489B2 (ja) * | 1987-04-20 | 1993-04-02 | Murata Manufacturing Co |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0481842B2 (ja) | 1992-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4244466B2 (ja) | 導電性ペーストおよびそれを用いた半導体セラミック電子部品 | |
| JPS5922385B2 (ja) | セラミツク基板のスル−ホ−ル充填用導電体ペ−スト | |
| JPS60165704A (ja) | セラミツクス電子部品 | |
| JP2676620B2 (ja) | 積層セラミックコンデンサとその製造方法 | |
| JP2853088B2 (ja) | 複合容量を有するセラミックブロック | |
| JPS58163102A (ja) | 磁器コンデンサの内部電極用導電性ペ−スト | |
| JPS6134203B2 (ja) | ||
| JPS6092692A (ja) | バリスタを含む複合回路とその製法 | |
| JP2633838B2 (ja) | 高温サーミスタ | |
| JPS59114703A (ja) | 焼付型導電性ペ−スト | |
| JP3289354B2 (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP2002343671A (ja) | セラミック電子部品 | |
| JP3638466B2 (ja) | 高周波用電子部品 | |
| JP2735746B2 (ja) | 誘電体磁器組成物及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
| JP2697113B2 (ja) | 粒界絶縁型積層半導体コンデンサ | |
| JPS6031244Y2 (ja) | 複合部品 | |
| JPS6032752Y2 (ja) | 複合部品 | |
| JPS622405A (ja) | 厚膜導体組成物 | |
| JPH0982560A (ja) | 積層セラミックコンデンサ | |
| KR920009172B1 (ko) | 반도체 세라믹 축전기 및 그 제조방법 | |
| JP3000670B2 (ja) | サーミスタ装置 | |
| JP3003369B2 (ja) | 電圧依存性非直線抵抗体磁器素子 | |
| JPH0435884B2 (ja) | ||
| JPS61158122A (ja) | 導電ペ−スト | |
| JPS63312615A (ja) | セラミツクコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |